EMC关键电路PCB设计

EMC关键电路PCB设计

ID:39576493

大小:839.37 KB

页数:39页

时间:2019-07-06

EMC关键电路PCB设计_第1页
EMC关键电路PCB设计_第2页
EMC关键电路PCB设计_第3页
EMC关键电路PCB设计_第4页
EMC关键电路PCB设计_第5页
资源描述:

《EMC关键电路PCB设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、电子工程师硬件基础知识培训:EMCEMC关键电路关键电路PCBPCB设计设计集集团团研发部研发部周周太平太平1干扰干扰信信号分号分析析及改及改善善措施措施n00..1515MMHHzz~~00..55MMHzHz差模干差模干扰扰为主为主n00..55MMHHzz~~55MMHzHz差、共差、共模模都有都有n55MMHHzz~~3030MMHzHz主要是主要是共共模干扰模干扰2干干扰扰信信号号分分析析及及改改善善措施措施n串模干扰电流作用于两条信号线间,其传导方向与波形和信号电流一致;共模干扰电流作用在信号线路

2、和地线之间,干扰电流在两条信号线上各流过二分之一且同向,并以地线为公共回路.正常工作电流正常工作电流++共模电流差模电流--GNDGNDGNDGND3干干扰扰信信号号分分析析及及改改善善措施措施n常用差常用差模模抑制元抑制元件件:电容:电容,,差模电感差模电感n常用共常用共模模抑制元抑制元件件:电容:电容,,磁珠,磁珠,共共模电感模电感4干扰干扰信信号分号分析析及改及改善善措施措施1n电容的高频特性:FR=2pLC电容量谐振频率(MHz)1uF1.70.1uF40.01uF12.63300pF19.31100

3、pF33680pF42.5330pF60n对于引线长1.6mm的陶瓷电容n电容最佳滤波点在频率谐振点FR上nC越小,FR越大(小电容滤高频);C越大,FR越小(大电容滤低频)nESL越小,FR越大,滤高频效果好5nESR越小,滤波效果越好干扰干扰信信号分号分析析及改及改善善措施措施n差模电感的高频特性n绕在铁粉芯上的电感低频高频1电感量谐振频率LESRLFR=(uH)(MHz)2pLC3.445C阻抗8.828685.7ESR呈感性呈容性1252.65001.2频率FRn谐振点FR滤波效果最佳nC一定,L越大

4、,FR越小;n滤低频用电感,滤高频,用磁珠n选型时,注意哪个分布电容起主要因素6干扰干扰信信号分号分析析及改及改善善措施措施n共模电感共模电感n法拉第电磁感应定律,将共模电信号转换成磁能量,并抵消掉n共模电感选型参数:允许电流,绕线数量、高频阻抗值(100MHz),DCR7干扰干扰信信号分号分析析及改及改善善措施措施n磁珠高磁珠高频频特性特性n磁珠选型参数:DCR,额定I,100MHz阻抗值,封装n应用场合:高频滤波电路。包括时钟电源、晶振电源、PHY电源、锁相环电源等n通常选用600Ω/100MHz以上的8

5、干干扰扰信信号号分分析析及及改改善善措施措施nACAC电电源源滤波滤波典型典型电路电路外部电源共模电感差模电感内电路CxCyCxnCx:uf级nCy:几千pf(nf级)n共模电感:mH级n差模电感:几百uH9原理图原理图关键关键电路电路EEMCMC设计设计————电电源源滤滤波波设计设计n一一般般ICIC芯片芯片电电源源滤滤波电路,波电路,采采用用储能储能电容与电容与高频高频电容电容配配合使合使用用。大。大电容电容虑低虑低频、小频、小电容电容虑虑高频高频。。10原理图原理图关键关键电路电路EEMCMC设计设计

6、————电电源源滤滤波波设计设计n晶晶振电振电源源滤波电滤波电路,路,采采用用高高频磁珠频磁珠加加电容的滤电容的滤波方波方式式,,大大电容电容虑低虑低频,频,磁磁珠和小珠和小电容电容配合虑配合虑除除高高次次谐波谐波。。600欧/100MHz,电流200mA高频磁珠VCCVCC10uF10uF1nFOSC0.1uF可选靠近晶振电源引脚11原理图原理图关键关键电路电路EEMCMC设计设计————电电源源滤滤波波设计设计n锁相环锁相环电电源源滤波滤波电电路,高路,高频频磁珠磁珠加加小小电容的电容的滤波滤波方方式。式

7、。12原理图原理图关键关键电路电路EEMCMC设计设计————电电源源滤滤波波设计设计n关键关键ICIC电电源源滤波滤波电电路,磁珠路,磁珠加加电容电容的的滤波方滤波方式。式。13原理图原理图关键关键电路电路EEMCMC设计设计————电电源源滤滤波波设计设计nIC芯片电源引脚使用储能电容与高频电容进行滤波时,两个电容都尽可能靠近电源引脚,布局等受限时,应首先保证高频电容靠近芯片电源引脚,因为这样可以减小高频回路的面积,从而减小高频干扰信号对空间的辐射。大电流回高频回路面积路面积+VCC电源IC芯片22uF1

8、0uF1nF-GND高频电容尽量靠近芯片引脚,若有多个电源引脚,每个电源引脚都应紧靠放置一个高频电容,而储能电容,整个芯片共用一个就可以14原理图原理图关键关键电路电路EEMCMC设计设计————时钟时钟电电路路干扰干扰抑抑制设计制设计n输出端通过接R、C,延缓输出脉冲的上升沿,从而减小时钟信号的高次谐波分量在频带上的宽度。(电阻一般22欧姆,可用磁珠代替;电容一般为22pF)trdR输出OSCCT

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。