基于FPGA的接口芯片逻辑设计及仿真

基于FPGA的接口芯片逻辑设计及仿真

ID:39531541

大小:1.33 MB

页数:4页

时间:2019-07-05

基于FPGA的接口芯片逻辑设计及仿真_第1页
基于FPGA的接口芯片逻辑设计及仿真_第2页
基于FPGA的接口芯片逻辑设计及仿真_第3页
基于FPGA的接口芯片逻辑设计及仿真_第4页
资源描述:

《基于FPGA的接口芯片逻辑设计及仿真》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第30卷第4期中南民族大学学报(自然科学版)Vol.30No.42011年12月JournalofSouth-CentralUniversityforNationalities(Nat.Sci.Edition)Dec.2011基于FPGA的接口芯片逻辑设计及仿真王文涛,张皓月,朱顺安,周佳(中南民族大学计算机科学学院,武汉430074)摘要分析了8255A芯片的结构和工作方式,用Verilog实现8255A芯片0方式下A、B口的读写,C口的置位,以及编程控制机制.经过ISE仿真与FPGA芯片的JTAG调试,结果证明:其功能

2、能够满足接口实验的需求,为用FPGA扩展现有接口实验平台做出了探索.关键词8255A芯片;现场可编程门阵列;仿真中图分类号TP332文献标识码A文章编号1672-4321(2011)04-0094-04DesignandSimulationofInterfaceChipBasedonFPGAWangWentao,ZhangHaoyue,ZhuShun'an,ZhouJia(CollegeofComputerScience,South-CentralUniversityforNationalities,Wuhan430074

3、,China)AbstractThispaperanalysesthestructureandworkingmethodsof8255Achip,andthenrealizestheI/OofA,Bports,thesetofCport,andprogrammingcontrolmechanismsunder0mode.ThroughISESimulationandJTAGdebug,weverifythatitsfunctionscanmeettheneedsofinterfaceexperiments,andthisw

4、orkgivesexplorationabouttheexpansionoftheexistinginterfaceexperimentplatformbyusingFPGA.Keywords8255Achip;FPGA;simulation随着微型计算机应用的日益广泛和深入,接口组可设置为基本的I/O口,闪控(STROBE)的I/O技术有了迅速的发展,并已成为直接影响微机系统闪控式,双向I/O3种模式;B组只能设置为基本I/功能和推广应用的关键.从硬件的角度来看,微机的O或闪控式I/O2种模式,而这些操作模式完全由开发与

5、应用,在很大程度上就是微机接口电路的开控制寄存器的控制字决定.发与应用.FPGA是一种新兴的可编程逻辑器件,可如图1,我们将8255A划分成6个模块,分别是以取代现有的全部微机接口芯片,实现微机系统中数据总线缓冲器、读写控制逻辑、内部总线、PA、[2]的存储器、地址译码等多种功能,具有更高的密度、PB、PC.更快的工作速度、更好的稳定性和更大的编程灵活性,能熟练运用FPGA设计接口芯片,无疑需要对接口芯片有更深层次的理解.18255A内部结构8255A具有24个可编程设置的I/O口,即3组[1]8位的I/O为PA,PB和P

6、C.它们又可分为2组12位的I/O,A组包括A口及C口(高4位,PC4~图18255A内部结构图Fig.1Internalstructureof8255APC7),B组包括B口及C口(低4位,PC0~PC3).A收稿日期2011-08-30作者简介王文涛(1967-),男,博士,副教授,研究方向:图像处理、嵌入式与网络技术,E-mail:wangwt@mail.scuec.edu.cn基金项目中南民族大学中央高校基本科研业务费专项资金资助项目(CYZ10011)第4期王文涛,等:基于FPGA的接口芯片逻辑设计及仿真95各信

7、号的说明如下.A1A0:可以形成片内4个端口地址,用来寻址8255A内部寄存器.CS:芯片选择信号线,当CS=1时,表示芯片被选中,允许8255A与CPU进行通讯;CS=0时,8255A无法与CPU做数据传输.WR:写信号,当WR=1且CS=1时,允许CPU将数据或控制字写入8255A.RD:读信号,当RD=1且CS=1时,允许8255A图3A和CS的控制信号通过数据总线向CPU发送数据或状态信息,即CPUFig.3ControlsignalofAandCS[4]从8255A读取数据.3)对数据总线缓冲器的控制信号.RES

8、ET:复位输入线,当该输入端处于高电平当RESET=1时,CTRL=8’b0;当{A,CS,D时,所有内部寄存器(包括控制寄存器)均被清除,[7],reset,WR}==6’b110100时,表示对读写控制所有I/O口均被置成输入方式.逻辑的寄存器进行操作.即CTRL=D_inbuf;根据CTRL[]寄

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。