基于FPGA和视频解码芯片的实时图像采集系统设计

基于FPGA和视频解码芯片的实时图像采集系统设计

ID:39531535

大小:286.26 KB

页数:5页

时间:2019-07-05

基于FPGA和视频解码芯片的实时图像采集系统设计_第1页
基于FPGA和视频解码芯片的实时图像采集系统设计_第2页
基于FPGA和视频解码芯片的实时图像采集系统设计_第3页
基于FPGA和视频解码芯片的实时图像采集系统设计_第4页
基于FPGA和视频解码芯片的实时图像采集系统设计_第5页
资源描述:

《基于FPGA和视频解码芯片的实时图像采集系统设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第10卷第5期Vol.10No.52008年5月ElectronicComponent&DeviceApplicationsMay.2008基于FPGA和视频解码芯片的实时图像采集系统设计杜林奇,许开宇,张欣璐(上海海事大学信息工程学院,上海200135)2摘要:介绍了CCD图像传感器和ADV7181B解码芯片的IC配置原理。给出了乒乓缓存的原理与实现方法,同时给出了ADV7181B与FPGA等芯片组成视频处理电路的设计和FPGA的程序实现方法。2关键词:FPGA;ADV7181B;图像采集;乒

2、乓缓存;IC0引言加强平台的运算功能,有望满足类似于布控系统的要求。图像采集是实时图像处理系统的重要组成部本设计采用FPGA实现高速图像运算和处理,分,更是实时监控系统必不可少的一部分。传统以降低DSP的负荷;同时采用模块化方法在FPGA的视频采集系统由A/D转换电路、控制逻辑电中实现图像采集、格式转换、存储和显示控制,路、数据缓存电路、地址发生器、地址译码电路以方便大规模布控系统的部署。此外,用FPGA等构成,此类设计一般电路复杂、芯片繁多、开实现DSP上的图像处理运算,也可达到更快的运发周期

3、长、成本高、不利于二次开发和重新设算速度,进一步降低布控系统中心端的运算压计,而且很难满足实时性的需要。本文采用视频力。其系统整体结构框图如图1所示。解码芯片与现场可编程门阵列FPGA设计了一套实时图像采集系统,克服了以上缺点。其中视频2图像传感器的信号处理解码芯片可以从视频信号中自动获取行、场同步目前,图像传感器件主要有CCD(Charge信号,并可完成A/D转换。而FPGA/CPLD具有功CoupledDevice)和CMOS(ComplementaryMetal能强大,开发过程投资小、周期

4、短,可反复编程OxideScmiconductor)。其中CCD技术现在已经非修改,保密性好,开发工具智能化等特点。随着常成熟,因而CCD摄像头仍然是高端应用的首选电子工艺的不断改进,低成本的FPGA/CPLD器件已成为当今硬件设计的首选方式之一。因此,本设计具有体积小、成本低、可靠性高、易于再开发、开发周期短等优点。1整体结构方案目前,基于DSP的人脸识别平台的运算性能已经成为一个技术瓶颈,而基于DSP+FPGA的高性能人脸识别模块,不但继承了原有平台的优越性(比如:接口方便),同时可依托FP

5、GA来大力收稿日期:2008-02-19图1系统整体结构562008.5www.ecda.cn第10卷第5期Vol.10No.52008年5月设计参考May.2008器件。它输出的模拟视频信号包括图像信号、行与场消隐信号、行与场同步信号等七种信号。2.1视频解码芯片ADV7181B的性能特点(a)I2C时序ADV7181B是美国ADI公司生产的一款低功耗多功能数字视频解码芯片,它可以自动检测NTSC、PAL和SECAM等标准的电视信号并将其转换为16位或8位的ITU656YCbCr4:2:2格式

6、的视频2数据进行输出。ADV7181B提供有一个IC接口,(b)像素端控制输出时序可用于和主控芯片相连,以对其内部的寄存器进图2ADV7181B的I2C总线时序行读写操作,从而控制ADV7181B的工作状态。数。该模块主要可通过查找表算法来设计。但经ADV7181B解码后的视频信号,必须保持正22.3IC_AV_Config模块确的时序对应关系,才能完整无误地恢复原来的视频图像。ADV7181B输出的时序包括行场同步、ADV7181B内部共有240个控制寄存器,可通行场消隐、行频场频、以及场识别

7、等信号。过配置这些控制寄存器来设定和实现ADV7181BADV7181B内部共有240个控制寄存器,可用的各种功能。本设计中ADV7181B的功能是采集来对该芯片的功能和状态进行设置和查询,PAL制式的模拟视频信号,并以27MHz的时钟频ADV7181B的寄存器取值分为默认值和设置值,率进行A/D转换,以输出8位宽的、格式为YCbCr它对应着芯片的初始化功能及状态;默认值是芯4:2:2的数字信号。在此要求下,只要对2片复位后的寄存器缺省取值,设置值则是通过ICADV7181B的40个寄存器进行配

8、置即可,其余的总线配置方式对这些寄存器的默认值进行修改,寄存器均为系统复位以后的缺省值。这40个寄存以达到重新设定ADV7181B的各种功能之目的。器的地址和配置数据如表1所列。ADV7181B的控制寄存器主要通过I2C总线方2IC_AV_Config模块的功能是将表1中需要配式进行配置,本设计通过FPGA设计了一个置的每一个寄存器的数据以查找表算法给出,并I2C_AV_Config模块,以用于模拟I2C的时序,从2构造成符合IC总线规范的数据结构,再顺序送给而对ADV7181B进行配置。I2C

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。