资源描述：
《基于fpga的视频图像采集系统的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
分类号：ＴＰ２１６单位代码：１０１８３研究生学号：２０１３３２２０９８密级：公开參古林大学硕女学位论文学术樂位（）基于ＦＰＧＡ的视频图像采集系统的设计ＤｅｓｉｇｎｏｆＶｉｄｅｏＩｍａｇｅＡｃｑｕｉｓｉｔｉｏｎＳｙｓｔｅｍＢａｓｅｄＯｎＦＰＧＡ作者姓名：时旭专业；应用物理学研究方向：巧车机电和电子控制技术指导教师：韩妹教授培养单位：物理学院２０１６年５月 基于ＦＰＧＡ的视频圈像采集系统的设计ＤｅｓｉｇｎｏｆＶｉｄｅｏＩｍａｇｅＡｃｑｕｉｓｉｔｉｏｎＳｙｓｔｅｍＢａｓｅｄＯｎＦＰＧＡ作者姓名：时旭专业名称：应用物理学指导教师：韩巧教授学位类别：理学硕±ｖｗ／《答辩日期：年月日了 未经本论文作者的书面授权，依法收存和保管本论文书面版本、电子版本的任何单位和个人，均不得对本论文的全部或部分内容进行任何形式的复制、修放、发行（但纯、出租、改编等有碍作者著作权的商业性使用）。否则。学术性使用不在此限，应承担侵权的法律责任吉林大学博±（或硕±）学位论文原创性声明本人郑重声明：所呈交学位论文，是本人在指导教师的指导下。除文中已经注明引用的内，独立进行研究王作所取得的成果容外，本论文不包含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做，出重要贡献的个人和集体均已在文中。由明确方式标明本人完全意识到本声明的法律结果本人承担。学位论文作者签；名２０１６４１０；月日日期．年 摘要随着电子信息产业的不断发展，人们对信息的采集的需求也越来越高，视频图像是信息产业非常重要的一部分，所以视频图像的采集处理，变得非常重要。本文采用FPGA作为核心芯片搭配其他外设，实现对视频图像的采集、传输、处理以及显示的功能。FPGA作为一种高速逻辑芯片，由于它可编程性能好，以及自由度非常高的管脚配置属性，在工业，军事，航天等方面受到了广泛的应用。同时更是由于高速的运算和处理能力成为了视频图像显示设备中不可替代的核心芯片。该系统主要用到了IIC通讯总线进行FPGA与AD芯片的通讯，quartusII对逻辑的编写以及IP核的例化，以及altiumdesigner对电路图的绘制。本论文的主要工作是搭建系统，通过摄像头对视频图像进行采集，将信号传送到数模转换芯片，这里我们用到的是ADV7180芯片，该芯片接受到信号后将模拟信号通过转换电路转换成数字信号，并且该数字信号是ITU656标准的数字信号，同时FPGA核心芯片通过IIC控制模块与ADV7180芯片通信，配置数模转换芯片寄存器，使其可以与FPGA数据接收模块相互通讯，将转换后的信号传输到FPGA，FPGA接收到数据进行处理、滤波、变换，最后通过FPGA内部的LCD驱动模块将数据传输到LCD显示屏上进行显示。同时为了保证图像的清晰度在数据处理过程中采用了去隔行处理，屏蔽了隔行扫描的闪烁效果，以及运用了FIR滤波保证了数据的可靠性。关键词：FPGA，ADV7180，视频采集，去隔行处理 AbstractWiththedevelopmentofelectronicinformationindustry,peopleofinformationcollectionrequirementsarealsogettinghigherandhigher,thevideoimageisveryimportantpartofinformationindustry,sothevideoimageacquisitionandprocessing,becomeveryimportant.ThispaperusesFPGAasthecorechipwithotherperipherals,torealizethevideoimageacquisition,transmission,processinganddisplayfunctions.Asakindofhighspeedlogicchip,FPGAhasbeenwidelyusedinindustrial,military,aerospaceandotherfieldsbecauseofitsgoodprogrammingperformance,andveryhighdegreeoffreedom.Atthesametime,becausethehighspeedoperationandprocessingability,itbecomesthecorechipwhichcannotbereplacedinthevideoimagedisplayequipment.ThissystemmainlyusestheIICcommunicationbustocarryontheFPGAandtheADchipcommunication,quartusIItothelogiccompilationandexampletheIPcore,andtheAltiumdesignertothecircuitdiagramdrawing.Themainworkofthispaperistobuildthesystem,throughthecameratocollectthevideoimagesignal,andtransmittedthesignaltotheDACchip,hereweusetheADV7180chip,thechipwillreceivethesignalandconvertedintodigitalsignalthroughtheanalogsignalconversioncircuit,andthedigitalsignalisadigitalsignaloftheITU656standard,atthesametimetheFPGAcorechipthroughtheIICcontrolmodulecommuniactewithADV7180chip,tosettheDACregister,tomaketheDACchipcantransmitthedatatotheFPGA,signaltransmissionwillbeconvertedtoFPGA,FPGAtoreceivedatatoprocessing,filtering,transform,andfinallythroughtheFPGAinternalLCDdrivermoduletransmitsthedatatotheLCDdisplayondisplay.Inordertoensuretheclarityoftheimageintheprocessofdata processing,weusethedeinterlacing,toshieldingtheflickeringeffectinterlaced,andweusetheFIRfilteringtoensurethedatareliable.Keywords:ADV7180,FPGA,videocapture,deinterlacing 目录第一章绪论..............................................................................................11.1引言..................................................................................................................................11.2视频图像显示技术的发展现状......................................................................................11.3视频图像的应用情况......................................................................................................2第二章系统的硬件结构设计...................................................................32.1摄像头..............................................................................................................................32.2AD解码芯片.....................................................................................................................32.2.1数模转换芯片的选型................................................................................................32.2.2ITU656标准介绍.......................................................................................................52.2.3IIC总线......................................................................................................................52.2.4ADV7180硬件电路图................................................................................................62.3FPGA技术.........................................................................................................................72.3.1FPGA介绍..................................................................................................................72.3.2FPGA选型..................................................................................................................82.3.3FPGA硬件电路说明..................................................................................................92.4LCD显示屏.....................................................................................................................132.4.1LCD选型..................................................................................................................132.4.2LCD硬件电路图......................................................................................................13第三章系统的软件设计.........................................................................173.1软件系统的整体结构.....................................................................................................173.2PLL例化和LED闪烁......................................................................................................193.2.1系统结构................................................................................................................193.2.2亚稳态处理............................................................................................................203.3DDR2的相关功能实现...................................................................................................213.3.1DDR2的读写操作...................................................................................................213.3.2片内存储器.............................................................................................................23 3.4DDR2控制器与用户端的连接.......................................................................................243.5ADV7180采集与控制系统.............................................................................................253.6视频数据格式转换.........................................................................................................303.7LCD驱动系统.................................................................................................................33第四章IP核的相关配置.........................................................................354.1In-SystemSourcesandProbesEditor概述...................................................................354.2IP核配置.........................................................................................................................354.2.1IIC配置....................................................................................................................354.2.2FIFO配置.................................................................................................................374.2.3移位寄存器配置.....................................................................................................384.2.4乘法器配置.............................................................................................................40第五章总结与展望.................................................................................435.1总结与展望....................................................................................................................43参考文献....................................................................................................44致谢............................................................................................................46 第一章绪论1.1引言人们可以通过眼睛的视觉来获取外面的信息，所以视觉对于人类来说是非常重要，因此在对于视觉数据的相关操作如记录、处理等，都有着很重要的意义。人类早期社会就有很多关于视觉数据记录和处理的实例，比如人们将打到的猎物以图画的形式刻画在山洞的墙壁上。早在19世纪初人们研究出化学摄影技术，并把相关的历史图像记录下来，后来随着科学的进步人们对于图像的记录和处理也变的越来越先进，图片也更加的清晰和逼真。随着电子技术的高速发展，处理速度和采集速度越来越快，视频图像在采集，传播，处理等技术方面也得到了巨大的推动，数字视频的发展也越来越好，不仅更容易存储，而且在处理上也更加的方便，所以数字视频终将取代模拟视频，成为传播媒介的主体，技术的发展也带来了市场的需要，国内市场对数字视频的要求和需求在不断地增加。市场的需求对技术的发展同时也起到了促进作用，国内的数字视频行业将会更好的发展。1.2视频图像显示技术的发展现状经过查询大量的资料，资料显示对于视频的采集方案大致分为以下两种：（1）基于DSP的视频采集方案:DSP是基于C语言编写程序的处理器，可以利用C语言的开发灵活等优势提高处理上的自由度，软件更新速度快，可以在很大程度上提高系统的可靠性、可更换性，而且DSP的指令集以及寻址方式非常的丰富在视频图像采集和显示时可以得到很好地应用。但是受到DSP串行指令流的限制，超过几MHZ的取样率，DSP对数据的处理就非常困难，研发的周期的成本就会非常高。（2）基于FPGA的视频采集处理方案：随着市场对视频图像的要求越来越高，就必须提高视频的采集速度和数据处理能力，这样就产生了基于FPGA的视频图像采集，FPGA开发提高了系统的集成度，缩短了开发的整体周期，在成本方面也得到了改善，同时也在抗干扰能力上也有显著的提高。本文应用的就是FPGA系统。1 1.3视频图像的应用情况视频图像的应用非常广泛，对于日常的生活当中，对于视频图像相关的信息的操作存在于我们身边的任何一个角落，随着当代电子技术的快速发展，多媒体技术的不断进步，以及各种视频图像采集设备的被应用在生活中，视频信息的来源不断地增加。另一方面，在视频在生产生活中的应用也逐渐变的必不可少，人们可以通过网络看喜欢的视频，视频会议也成为人们长距离的开会形式，甚至一些大规模的商业活动更加离不开视频图像，在安全方面视频图像更是担任举足轻重的位置，监控视频可以记录生活的点滴，更能记录下犯罪证据，让我们处于安全的状态。除此之外，视频图像在军事，农业，医疗等方面也有着举足轻重的作用，总而言之，视频图像在不同程度上影响着我们身边的生活。2 第二章系统的硬件结构设计系统的硬件结构主要包括模块有，首先是摄像头进行信号的采集，数模转换器进行数字信号的转换，FPGA核心控制器进行控制外设模块以及进行数据处理，SDRAM用来存储数据，最后应用LCD显示屏进行图像显示。其中最重要的核心部分是FPGA不仅要通过IIC控制模块对数模转换器ADV7180进行初始化寄存器配置，同时也要对传输来的数据进行数据处理，其中包括数据格式转换，以及相应的显示处理。硬件结构图如图2.1所示：图2.1硬件结构图2.1摄像头我们选择的摄像头如图2.2所示：图2.2摄像头此摄像头输出的AV视频信号，供电12V。不仅可以在白天工作，夜晚也可以保持工作状态，并且图像清晰，照射距离远，画质细腻清晰。它具有一下几个特点：对温度敏感，响应速度快，不需要可见光，可以穿透烟雾、监控范围大等。2.2AD解码芯片2.2.1数模转换芯片的选型通过摄像头对信号进行采集并向下传输，但是一般的摄像头所采集的信号是一种模拟信号类型，一般的视频信号有这么几种：复合视频、分量视频、半分量视频。如果想要采集、处理需要将信号通过数字模拟信号转换器将其转换成数字3 信号，这样就方便了FPGA的数据传输和处理。我们采集用的模拟数字信号转换器是ADV7180芯片该芯片可以将上述任意的模拟视频信号转换成我们需要的数字信号，并通过硬件电路将其转码为YCrCb类型的数字信号。但在计算机或显示屏上都是采用的RGB格式的数字信号，通过RGB三基色来合成我们需要的颜色。所以用RGB三基色来表示彩色很方便也很直观，那么我们为什么将信号直接通过ADV7180转换成RGB格式的数字信号呢？原因是RGB格式的数据流并不适合数据传输，原因主要有以下几方面原因:(l)兼容性不好，与黑白图像不能相互兼容(2)在传输的时候占用过大的带宽(3)最主要的是RGB信号的抗干扰能力差。本论文的设计是将模拟视频信号通过转换器将信号转换成YCrCb数字信号，进行视频流的数据传输。系统中的数模转换模块选择的是ADV7180，该芯片是一个10位的ADC以及三路抗混叠滤波器的视频输入通道，而且具有非常有效的视频信号AD转换电路，其中包括：CTI/DNR视频增强器、自动增益控制以及自适应梳妆滤波器等电路，并且输出的视频信号为ITU656标准的兼容信号。系统中应用了ADV7180模数转换芯片，不但简化了视频采集电路的复杂程度，而且系统的可靠性也得到了保障。ADV7180的电路结构如图所示：图2.3ADV7180内部结构从上图可以看出该芯片通过三路输入通道将信号导入芯片，对应通道有相应4 的滤波，在经过AD转换模块将模拟信号转换成数字信号，此时有PLL的时钟配置可以调节采样的频率，在将转换完毕的信号进行处理以便获得我们想要的理想的视频流数据，也就是AV信号转换，并且对信号进行编码转换成我们ITU656标准的数据格式信号，最后通过OUTPUTBLOCK输出。2.2.2ITU656标准介绍ITU656标准是一种视频接口的信号格式标准，该格式的数据在传输过程中不需要同步信号，行场同步信号嵌入在数据流当中，8位数据传输，串行视频传输，每场由四部分组成。（1）有效视频数据，分为奇场和偶场，分别包括Y分量、Cr分量以及Cb分量。（2）水平消隐，有280个字节。（3）垂直消隐。（4）控制字。2.2.3IIC总线从图2.3我们也可以ADV7180芯片内部具有IIC/CONTROL模块，此模块的基本配置是通过IIC通讯将数据传入到芯片内部进行相应的寄存器配置。下面我们介绍一下IIC通讯协议。IIC作为一种常见的通信方式，具有控制简单，通信接口少等优点，虽然没有并行数据总线那么大的数据吞吐能力，但是它凭借自身的特点和协议标准也得到了广泛的应用。IIC为串行总线协议，只具有两条信号线：一条为数据总线（SDA），另一条为时钟总线（SCL）。IIC通信总线既可以发送数据，也可以接收数据。在IIC总线上可以连接多个从设备，这些从设备又可以作为主控器，但是同一时间里只能有一个主控器，控制器用来给总线上的SCL产生时钟信号，进行通信的工作，每一个连接在总线上设备都有对应的惟一的地址，这个地址也是在数据传输过程中用来识别传输的对象的。不仅可以一个设备向另一个设备发送数据，也可以同多个设备向同一台设备发送数据，这就用到了IIC的仲裁机制以及冲突检测机制，可以通过上述的机制原理有效的避开竞争情况，是数据有序的传输到接受数据的设备中。IIC总线在普通模式下传输速率为100KB/S，在快速模式下传输速率为5 400KB/S，在高速模式下传输速率为3MB/S。下图为IIC总线结构图。图2.4IIC总线上图就是IIC总线的连接图，当然IIC总线需要电源和地，供电电源为5V，同时需要接地端，在设计IIC总线是需要注意的地方是无论是SDA数据线还是SCL时钟线都需要进行上拉电阻的处理在总线闲置的时候使信号处于高电平。下图是IIC总线时序图，这里有几个需要重点关注的地方：（1）当总线处于忙的状态时，数据是不能够传输的。（2）当SCL为高电平时，如果SDA出现由高电平变为电平则产生开始信号。（3）当SCL为高电平，SDA的电平有低转高时，则产生停止信号。（4）在每个数据信号之后都会紧跟ACK应答信号，当ACK周期过短导致无法识别的时候，数据传输将停止。图2.5IIC时序图2.2.4ADV7180硬件电路图6 .图2.6ADV7180电路图这里需要注意的是在输入端要连接耦合电容C1、C5、C7，同时需要的电源既有1.8V，也有3.3V。这就需要两个电源芯片用来提供电压。电路图如下。图2.7电源电路图2.3FPGA技术2.3.1FPGA介绍FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA有以下几个基本特点：1）采用FPGA设计ASIC电路(专用集成电路)，用户不需要投片生产，就能7 得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC电路的中试样片。3）FPGA内部有丰富的触发器和I/O引脚。4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。5)FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。FPGA由于其运算速度快、集成度高、可靠性能强，成为人们在设计系统时，最好的选择之一。2.3.2FPGA选型系统核心板控制板我们选择的是FPGA四代板CycloneIVEP4CE22F17C8FPGA，整板硬件功能框图如图所示：图2.8FPGA结构图（1）FPGA使用FBGA256封装的AlteraCycloneIVEP4CE22F17C8N，拥有22320个逻辑单元，504Kbit的片内存储器，66个嵌入式8*8乘法器。（2）DDR2使用Micron的MT47H32M16CC-3，8M*16bit合计512Mbit的存储量，可以稳定运行在200MHz时钟，即400M*16bit的最大理论数据吞吐量。（3）NANDFLASH使用Hynix的H27U1G8F2B，128M*8bit合计1Gbit存储量。（4）配置芯片SPIFLASH使用ST的M25P16，16Mbit存储量。（5）25MHz的KDS原装晶振。（6）4路最大800mA的LDO，分别提供系统所需的3.3V、2.5V、1.8V和1.2V。（7）标准JTAG接口，供下载、在线调试使用。8 （8）3个32PIN的OUPLLN插座引出70个FPGA的IO脚。2.3.3FPGA硬件电路说明FPGA核心板的整体硬件连接图如图所示:图2.9FPGA核心板结构图Bank1的IO连接配置芯片的3个信号、NANDFLash的1个信号，其他信号都连接到OUPLLN连接器上。Bank2的IO则都连接到了NANDFlash上。Bank3/4/5专门用于连接DDR2。Bank6/7/8的IO则连接到了OUPLLN连接器上的引脚。FPGA配置专用引脚和JTAG插座的定义连接如图所示：9 图2.10FPGAJTAG电路图配置芯片的连接如下图所示：图2.11连接图FPGA时钟专用的输入引脚与OUTPPN上的引脚相连，其中的时钟电路和阻容复位电路如下图所示：图2.12管脚连接图10 FPGA的电源设计相对来说复杂一些如图所示：图2.13电源设计图OUTPPN连接器的定义图如下：图2.14OUTPPN连接图11 LCD供电电路和电源输入插座电路如下图所示：图2.15LCD电源电路图DDR2的电路如图所示：12 图2.16DDR2电路图2.4LCD显示屏2.4.1LCD选型LCD的选择我们选取的是7寸、800*480、16位65536色真彩色液晶屏，扫描频率60Hz，功率总耗3.325W，型号为AT070TN83，LCD的接口是全数字信号驱动，不需要DAC芯片转换模拟电平。实物图如下：图2.17LCD显示屏实物图2.4.2LCD硬件电路图LCD连接FPGA的LCD驱动模块原理图如下：13 图2.18LCD驱动模块原理图该芯片的信号接口类型为ParallelRGB中的TTL，显示屏电压为3.3V，所以供电电源为3.3V,信号电压VIL：0=>8G=G’’>>8B=B’’>>8对于步骤1的公式，Y、Cr、Cb本身是8bit的无符号数，而与他们相乘法的参数最大值为454，并且“有加有减”，因此我们可以取这些参数为10bit的有符号数，即最高位bit9为符号位，可表示的数值范围是‐512到511。那么，步骤1运算等式可以表示如下：R’*256=18’d256*Y+18’d359*CrG’*256=18’d256*Y+18'h3ffa8*Cb+18'h3ff49*CrB’*256=18’d256*Y+18’d454*Cb对于第3步公式，虽然只是简单的移位，但是我们同时也需要对计算结果是否有溢出做判断并处理。产生溢出基本上是由于我们的运算精度或者说运算过程的“四舍五入”导致。如何判断溢出？也很简单，我们可以预期的是R、G、B运算的结果一定都是8bit的无符号数，由于一开始运算我们就放大了256倍，即右移了8bit，因此R’’、G’’、B’’有效的数据应该是16bit。而我们用18bit去表示，最高位bit17为1的必然是负数，直接取小值“0”即可；接着，判断次高位bit16为1的必然是超出R、G、B的最大值255的数据，那么我们直接去“255”即可。最终我们得到了RGB888的数据（即R、G、B均为8bit数据表示），但是实际液晶屏接口是RGB565，所以我们去除掉RGB的低位,程序如下所示：32 assigndrgb={der[7:3],deg[7:2],deb[7:3]};//RGB色彩输出这样就输出了我们想要的转换完成的RGB类型的视频图像数据。3.7LCD驱动系统AT070TN83液晶显示屏的输入信号的模式有两种，一种为Sync模式，一种为DE模式。其中DE模式的时序逻辑相对简洁，本系统所用的模式也是DE模式时序图如下所示：图3.16LCD驱动时序图对于一个刷新频率为60Hz，分辨率为800*480的标准LCD显示驱动，如果它的基准时钟为33MHz，它的脉冲计数表如下所示：行/列同步脉冲后沿脉冲显示脉冲前沿脉冲帧长行02348022525列0468002101056表3.2脉冲统计图对于一个LCD来说，我们不能将数据一次性的全部传送过去，没有那么大的带宽，我们只能一个像素点一个像素点的进行传送，在方向上分类就分为从左到右的X轴方向，另一个是从上到下的Y轴方向。所以我们要定义两个12位的计数器，也就是在X轴方向的xcnt以及Y轴上的ycnt。xcnt随着主时钟不停地计数，ycnt的计数方式，是当xcnt计数器完成一个周期时，才会相应的递增。流程图如下所示：33 图3.17LCD驱动功能结构图数据处理完毕后输出对应的信号lcd_r，lcd_g,lcd_b等信号，传送到LCD模块中进行显示。34 第四章IP核的相关配置4.1In-SystemSourcesandProbesEditor概述In-SystemSourcesandProbesEditor可以简单的将FPGA内部的某些输入或输出信号接口引出，在QuartusII中便可对其进行在线的读或写操作。它给系统调试带来的便利可见一斑。通常，我们可以通过In-SystemSourcesandProbesEditor实现以下的一些在线验证和测试功能。（1）可以通过In-SystemSourcesandProbesEditor实现虚拟的开关功能，方便我们控制FPGA内部的逻辑功能的运行。（2）便于直接引出某些状态量进行观察。（3）随时更改内部功能逻辑的状态。（4）创建虚拟面板指示功能，便于观察FPGA内部逻辑功能的一些简单状态指示。这里主要介绍几个重要的IP配置。4.2IP核配置4.2.1IIC配置如下图所示,是本系统实现的PC对ADV7180芯片内部的IIC寄存器在线读写。图4.1IIC寄存器读写控制器我们通过这个In-SystemSourcesandProbesEditor在PC端实现ADV718035 芯片的IIC寄存器的读写。In-SystemSourcesandProbesEditor配置过程如下图所示：新建一个工程，选择我们要配置的IP核，并起名为tviic_debug。图4.2In-SystemSourcesandProbesEditor配置图1点击Next图4.3In-SystemSourcesandProbesEditor配置图236 将红色标框内的选为8bits和18bits图4.4In-SystemSourcesandProbesEditor配置图3最后将tviil_debug_inst.v文件勾选上，并点击Finish。4.2.2FIFO配置本系统需要例化4个FIFO，这里以kfifo.ctrl为例进行配置。图4.5FIFO配置图137 这里配置过程中FIFO的宽度选择8bits，也就是FIFP的数据输入和输出的位宽均为8bits。同时将FIFO的存储深度配置成2048，所以存储空间为2048*8bits。图4.6FIFO配置图2这里我们将usedw[]勾选上，表示FIFO读出的数据流，单位是读出数据位宽8bits，该信号主要用于逻辑中防止FIFO溢出。同时将Addcircuittosynchronize‘aclr’inputwith‘wrclk’。这里的作用是增加异步清除的同步电路，确保可靠的清除操作。4.2.3移位寄存器配置在新建工程中选择Shiftregister，进入到配置界面如下所示：38 图4.7移位寄存器配置图1在ParameterSetting中，配置如下：图4.8移位寄存器配置图239 将移位寄存器的输入以及输出的数据位宽设置为8bits,将数据的深度设置成1280，也就是将移位寄存器的存储量设置成1280*8bits。图4.9移位寄存器配置图3最后将需要将相对应的程序模块勾选上，再将接口映射就完成了配置。4.2.4乘法器配置在系统对数据处理过程中，信号需要从YCrCb格式转换成RGB格式数据流进行显示，在数字信号处理过程中就涉及到了乘法器的应用，以下是对乘法器的配置过程。在新建工程中我们选择创建ALTMULT_ADD如下所示：40 图4.10乘法器配置图1在ParameterSetting界面对乘法器进行基础设置，如下所示：图4.11乘法器配置图241 将乘累加器配置成输入3组的乘法结果进行累加，并且该乘法器的A输入端位宽配置成9bits，B输入端的输入数据位宽配置成18bits，并将乘法器的输出数据的位宽配置为18bits。图4.12乘法器配置图3最后将配置的乘法器与相应的文件匹配上，就完成了对乘法器的配置。42 第五章总结与展望5.1总结与展望该系统主要是通过ADV7180对摄像头的模拟数据进行采集以及转换成ITU656标准的数据类型，并通过FPGA内部的IIC模块对ADV7180进行基本配置，将数据传送到FPGA的数据存储以及处理模块中，将数据转换成RGB格式，并通过LCD驱动，上传到LCD显示器上显示出来。该系统利用了FPGA的快速处理能力以及管脚的自由配置功能，实现了视频图像采集功能。在管理还调试方面有很好的可操作性。本设计还用到了IIC总线以及Avalon总线，IIC总线传送速度快，效率高，简单操作并且连接线少等优点。Avalon总线更是与时钟信号同步，大大简化了数据传输过程的机理，同时有效信号电平一致，更提高了通讯的速度。此外我们应用的是LCD显示屏，而不是VGA显示，这样省去了有效视频数据流在传输到显示器过程中的数模转换，可以直接将信号连接到LCD的显示器数据接口上进行视频图像的显示。当然整个系统也有不足的地方，比如说没有存储的功能，只能实时的显示采集到的数据，不能将采集到的画面存储起来，这也是该系统需要改进的地方。随着电子技术的快速发展，相信以FPGA为核心的视频显示处理结构的设备将替代以单片为核心，甚至为了便携可以替代电脑显示视频，成为视频图像采集、处理、显示的主流，相信在以后的发展过程中以FPGA为核心的视频图像处理的精度和速度将不断地提高和完善，满足人们的需要。43 参考文献[1]陈友荣.基于FPGA技术的视频信息采集系统的设计与实现[D].浙江工业大学,2007[2]K.Babionitakis,G.Doumenis,G.Georgakarakos,G.Lentaris,K.Nakos,D.Reisis,I.Sifnaios,N.Vlassopoulos.Areal-timeH.264/AVCVLSIencoderarchitecture[J].JournalofReal-TimeImageProcessing,2008,31[3]徐正平,葛文奇,杨守旺,运国勤,赵秀影,王德江.基于CMOS摄像头与FPGA的位置检测系统设计[J].液晶与显示,2009,05:746-750[4]韩相军,关永,王万森,王雪立.嵌入式视频采集系统的设计与实现[J].微计算机信息,2006,02:26-28+148[5]MichalisD.Galanis,GregoryDimitroulakos,CostasE.Goutis.PerformanceImprovementsfromPartitioningApplicationstoFPGAHardwareinEmbeddedSoCs[J].TheJournalofSupercomputing,2006,352[6]JeffPerry.使用系统级设计工具设计FPGA电源[J].电子技术应用,2011,07:17-18[7]WajdiElhamzi,JulienDubois,JohelMiteran,MohamedAtri.Anefficientlow-costFPGAimplementationofaconfigurablemotionestimationforH.264videocoding[J].JournalofReal-TimeImageProcessing,2014,91[8]陈明松,初秀琴,任爱锋.基于NiosII的IPCamera传输系统实现.国外电子元器件.2008年第2期:53-56.[9]DonaldG.bailey.基于FPGA的嵌入式图像处理系统设计[M].北京:电子工业出版社,2013[10]张亚平,贺占庄.基于FPGA的VGA显示模块设计[J].计算机技术与发展,2007,06:242-245[11]王立佳.基于扩频技术的人防警报通信模块设计[D].哈尔滨理工大学,2009[12]诸玲珍.FPGA原型工具解ASIC设计之痒[N].中国电子报,2004-04-02[13]SamirPalnitkar.VerilogHDL数字设计与综合[M].北京：电子工业出版社,2012[14]于宝堃.VGA控制器的设计与验证[D].北京交通大学,200844 [15]吴玮,胡必春,张敏明.I2C总线驱动在嵌入式系统中的两种实现[J].现代电子技术,2007,08:56-58[17]夏宇闻,甘伟.VerilogHDL入门[M].北京:北京航空航天大学出版社,2008[18]张文甲.IIC总线通信中主机控制器的设计与应用[J].电脑知识与技术(学术交流),2007,01:104-106[16]徐桥铭,何晓雄.基于VerilogHDL的DAGC电路设计[J].合肥工业大学学报(自然科学版),2008,07:1113-1115[19]许文建,付慧生,陈洪波,阎静杰.基于软核CPU技术的IP电话接口设计[J].现代电子技术,2008,11:93-96[20]曹戈.一种跨异步时钟域信号的同步装置,中国：CN101056164A[P]200,10,17[21]那凯鹏,李永红,徐志永.基于VHDL语言的8031IPCore设计[J].黑龙江科技信息,2008,34:75+291[22]唐辉艳,李绍胜.FPGA设计中跨时钟域同步方法的研究[J].铁路计算机应用,2011,05:43-44+47[23]吴自信,张嗣忠.异步FIFO结构及FPGA设计[J].单片机与嵌入式系统应用,2003,08:24-26+30[24]樊民革,赵剡.一种消除异步电路亚稳态的逻辑控制方法[J].电子测量技术,2008,10:24-27[25]林辉,苏振强.一种基于VHDL的乒乓操作控制法的研究[J].电子测量技术,2008,09:170-173[26]邓环环.基于FPGA的数字视频系统的研究与设计[D].北京工业大学.2008:21-29.[27]http://www.360doc.com/content/07/0120/12/7551_338027.shtml[28]熊文彬,蒋泉,曲建军,于军胜.基于FPGA实现的视频显示系统.液晶与显示.2011,26(1):92-95.45 致谢本论文是在韩炜教授的悉心指导下完成的。整个论文过程中韩老师治学态度严谨，知识渊博和视野宽广，使我受益终生，也让我在实验室这三年的生活和学习中获益匪浅。在此，对韩炜老师这两年来的指导和培养致以最由衷的感谢和最崇高的敬意。本文最终得以顺利完成，也是与付成伟老师的帮助分不开的，付成伟老师在开题时也给我提供了不少的意见，提出了一系列可行性的建议，在共同相处的四年中，在专业基础知识上、工作态度上和日常生活上付老师给予了我很多启发和帮助，在此也同样向付老师致以衷心的感谢。同时在本文的完成过程中，也感谢同学给予我的帮助，感谢你们这三年时光的陪伴。最后，我要感谢我的亲人，感谢这些年在我学业上的关注和支持。46
