《存储器系统rev》PPT课件

《《存储器系统rev》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章存储系统1§5.1概述2半导体存储器存储器是计算机中用来记录信息的设备。由能够表示二进制数“0”和“1”的、具有记忆功能的一些物理器件组成。能存放一位二进制数的物理器件称为一个存储元。若干存储元构成一个存储单元。3存储器的层次结构由上至下容量越来越大，速度越来越慢通用寄存器堆及指令、数据缓冲栈高速缓存主存储器联机外存储器脱机外存储器4内存储器的分类内存储器随机存取存储器（RAM）只读存储器（ROM）静态存储器（SRAM—StaticRAM）动态存储器（DRAM-DynamicRAM）掩模ROM一次性可写ROM(PROM)可擦写式EPRO

2、M电可擦写式EEPROM5主要技术指标存储容量存取时间和存取周期平均故障间隔时间（MTBF）（可靠性）功耗CPU读写存储器的时间必须大于存储芯片的额定存取时间6§5.2随机存取存储器要求掌握：SRAM与DRAM的主要特点几种常用存储器芯片及其与系统的连接存储器扩展技术7一、静态存储器SRAM特点：存储元由双稳电路构成，存储信息稳定p1998典型SRAM芯片CMOSRAM芯片6264：主要引脚功能工作时序与系统的连接使用9SRAM6264芯片()6264外部引线图12823456789101112131427262524232221201918

3、171615NCA12A7A6A5A4A3A2A1A0D0D1D2GNDD7D6D5D4D3WECS2A8A9A11OEA10CS1+5V地址线：A0------A12数据线：D0------D7输出允许信号：OE写允许信号：WE选片信号：CS1，CS26264芯片的主要引线8K×8106264的工作过程写操作SRAM6264写操作时序图TWCTWRTAW数据地址TDTWTWDOUTDINTDWTDHWECSTW写入时间从写入命令发出到数据进入存储单元的时间写信号有效时间TWC写入周期两次写入存储器所允许的最小时间间隔有效地址维持的时间116

4、264芯片与系统的连接D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMR译码电路高位地址信号D0~D7626412译码电路将输入的一组二进制编码变换为一个特定的输出信号，即：将输入的一组高位地址信号通过变换，产生一个有效的输出信号，用于选中某一个存储器芯片，从而确定了该存储器芯片在内存中的地址范围。13译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器：74LS139常用的3:8译码器：74LS138常用的4:16译码器：74LS154译码电路14全地址译码用全部的高位地址信号作为译码信

5、号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。15全译码示例A15A14A13A16CBAE31382764A19A18A17A12～A0CEY6E2E1IO/M&1C000H1DFFFH全0全100011100001110地址范围A12～A0A19A18A17A16A15A14A1316全地址译码例所接芯片的地址范围：F0000H~F1FFFHA19A18A17A16A15A14A13&16264CS117部分地址译码用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。下例使用高5位地址作

6、为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。18部分地址译码例两组地址：F0000H~F1FFFHB0000H~B1FFFHA19A17A16A15A14A13&16264CS119应用举例将SRAM6264芯片与系统连接。要求：使其地址范围为：38000H~39FFFH。使用74LS138译码器构成译码电路。20应用举例D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMRD0~D7A19G1G2AG2BCBAA18A14A13&A17A16A15VCCY0&21二、动态随机

7、存储器DRAM特点：存储元主要由电容构成，由于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新。22典型DRAM芯片2164A2164A：64K×1bit采用行地址和列地址来确定一个单元；行列地址分时传送，共用一组地址信号线；地址信号线的数量仅为同等容量SRAM芯片的一半。232164A芯片2164A外部引线图24主要引线RAS：行地址选通信号。用于锁存行地址；CAS：列地址选通信号。地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存在锁存器中。DIN：数据输入DOUT：数据输出WE=O数据写入W

8、E=1数据读出WE：写允许信号25工作原理数据读出数据写入刷新参见其工作时序图262164A的工作过程读操作写操作2164A读操作时序图存储地址需要分两批传送行地址