VHDL 语言设计循环灯控制器

《VHDL 语言设计循环灯控制器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《VHDL与现代数字系统设计》试题1、设计一个循环灯控制器，该控制器控制红、绿、黄三个发光管循环发亮。要求红色发光管亮2秒，绿色发光管亮3秒，黄色发光管亮1秒。1.1端口定义：循环灯控制器的五个端口分别为Clr，Clk，Led_Red，Led_Bule，Led_Yellow，分别为清零信号、输入时钟信号、红灯控制信号、绿灯控制信号、黄灯控制信号，假设输入信号为1Hz1.2源程序LibraryIEEE;UseIEEE.Std_Logic_1164.all;EntityLedControlisPor

2、t(Clr,Clk:INStd_Logic;Led_Red,Led_Bule,Led_Yellow:OUTStd_Logic);EndLedControl;ArchitectureBehavioralofLedControlisTypeStatesis(S0,S1,S2,S3,S4,S5);SignalTemp:Std_Logic_Vector(2downto0);SignalState:States;BeginProcess_First:Process(Clk,Clr)BeginIf(Clr=

3、'0')ThenState<=S0;Elsif(Clk'eventandClk='1')ThenCaseStateisWhenS0=>State<=S1;WhenS1=>State<=S2;WhenS2=>State<=S3;WhenS3=>State<=S4;WhenS4=>State<=S5;WhenS5=>State<=S0;EndCase;EndIf;EndProcessProcess_First;Process_Second:ProcessBeginIfClr='0'ThenLed_R

4、ed<='0';Led_Bule<='0';Led_Yellow<='0';ElseCaseStateisWhenS0=>Led_Yellow<='1';Led_Red<='0';Led_Bule<='0';WhenS1=>Led_Yellow<='0';Led_Red<='1';Led_Bule<='0';WhenS2=>Led_Yellow<='0';Led_Red<='1';Led_Bule<='0';WhenS3=>Led_Yellow<='0';Led_Red<='0';Led_Bul

5、e<='1';WhenS4=>Led_Yellow<='0';Led_Red<='0';Led_Bule<='1';WhenS5=>Led_Yellow<='0';Led_Red<='0';Led_Bule<='1';EndCase;EndIf;EndProcessProcess_Second;EndBehavioral;1.3仿真2、设计一个数码显示的秒表。其功能为：（1）具有显示30秒计时功能。（2）开机显示30.00。（3）具有复位，暂停、计时的功能。（4）30秒递减。（5）30秒递减至零

6、时发出声光报警信号。2.1总体概述秒表的总体框图如下：分频器Clkout2减法器ClkStartReset显示驱动Clkout1LED_Num1[3…0]LED_Num2[3…0]LED_Num3[3…0]LED_Num4[3…0]LED_Seg[7…0]LED_Select[3…0]端口定义：Clk――输入时钟Start――启动暂停信号Reset――复位信号LED_Seg[7…0]――数码管字型码输出LED_Select[3…0]――数码管选择位输出2.2源程序2.2.1分频器部分Librar

7、yIEEE;UseIEEE.Std_Logic_1164.all;UseIEEE.Std_Logic_unsigned.all;EntityFreDividerisPort(Clk:INStd_Logic;--假设输入时钟为500HzClkout:OUTStd_Logic--输出100Hz);EndFreDivider;ArchitectureBehavioralofFreDividerisSignalTemp:Std_Logic;SignalCounter:integerrange4downt

8、o0;BeginProcess(Clk)isBeginIfClk='1'andClk'eventThenIfCounter<4ThenCounter<=Counter+1;ElseCounter<=0;Temp<=NOTTemp;Endif;Endif;EndProcess;Clkout<=Temp;EndBehavioral;2.2.2减法器部分LibraryIEEE;UseIEEE.Std_Logic_1164.all;UseIEEE.Std_Logic_Arith.all;UseIEEE.