透过优化对侧重制程设计的测试晶片

《透过优化对侧重制程设计的测试晶片》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、透過優化對側重製程設計的測試晶片的檢測來加速改善65奈米晶片的良率.摘要.本文描述一種廣泛應用於探索製程設計方面的系統性及隨機性故障的短流程測試晶片與先進的檢測工具平台相結合的綜合方法，以對在65奈米技術節點上的關鍵性缺陷進行特徵化描述和監控，藉此加速基於缺陷的「良率學習」。透過獨特的快速電性試驗方案、快速分析軟體，以及優化的檢測效果，可縮短快速製程開發的學習週期。透過將在一個領先的300mm晶圓廠得到的CV檢測設定知識經驗成功運用於製造過程，優化了產品晶圓的關鍵缺陷(DOI)檢測。關鍵字：特徵化載具(CharacterizationVehicle,CVÒ)

2、，測試晶片，缺陷檢測，缺陷疊置分析，S/N分析，KLA-Tencor2800，製程－設計的互動.一.引言.高度複雜的晶片系統(SOC)技術的出現，為改善產品良率過程中的「良率學習」造成了獨特的挑戰。特別是，由於設計的複雜性日益提升，此直接對與產品良率相關的致命缺陷，或稱作關鍵缺陷(DOI)進行擷取和定位帶來的困難，使如何快速偵測製程設計良率的限制因素變得更加複雜。為解決這個問題，並對改善良率過程中製程變化對DOI的影響進行快速特徵化，作者提出了一種綜合檢測方法，其中結合了來自PDFSolutions創新的短流程特徵化載具(CVÒ)測試晶片與來自KLA-Ten

3、cor的明場檢測系統(BrightFieldInspectionSystem)和檢測優化策略。.這種作法採用了業界最先進的KLA-Tencor2800系列晶圓檢測工具，它提供一種涵蓋深紫外線、紫外線和可見光波長的寬頻檢測系統，以多種波長來確保缺陷檢測達到最高靈敏度。此外，KLA-Tencor的線內缺陷組織工具(In-lineDefectOrganizer,iDO)採用有效率的缺陷分類技術，能快速識別限制良率的重要缺陷，藉此協助缺陷特徵化。下面將詳細介紹此綜合方法的內容。.二.短流程測試晶片特徵化載具(CV)PDFSolutions的短流程特徵化載具(CV)是

4、一個強大及完整的晶片測試平台，能同時識別系統缺陷及隨機缺陷方面的良率限制因素[1]。有多種版圖模式的CV可快速探測產品結構問題。同時，與在產品上進行測試時更難找到缺陷相比較而言，它也能為基於缺陷的「良率學習」提供一種改善的檢測平台。PDFCV能夠提供與所有前段(FEOL)和後段(BEOL)模組層相似或極大增加的關鍵缺陷區域。有了它，就能精確判斷電性缺陷觸點／旁路孔的故障率(l)和缺陷密度(D0)，進行製程分批評定，或使用PDF的基於產品的良率影響表(YIMP)方法為基於產品的良率影響建模[2]。由於CV採用了專屬的大型平行測試系統(pdFasTestTM)在

5、晶圓廠內對CV進行電性測試，因此可大幅縮短測試時間。這一測試系統比現行的參數測試系統快10-15倍[3]。將使用CV後得到的線內檢測資料和電性資料載入pdCVTM軟體分析工作環境後，工程師就可以立即開始快速進行以下分析：1)對電性資料進行線內缺陷疊置分析以獲取缺陷致命率／擷取率；2)良率建模或故障率分析，以做為CVÒ結構設計屬性的一個函數；3)抽取電性故障候選點，進行線內雙電子束FIB和／或物理故障分析[3]。這些優勢與線內缺陷檢測工具一起，提供了一種能夠對總體缺陷帕雷托圖(Pareto)中的關鍵性缺陷進行製程修正所產生的影響進行快速特徵化和監控的基礎架構並

6、可以加速提高製程良率。.三.缺陷檢測系統和方法.KLA-Tencor2800檢測系統使用一種時間延遲積分(TDI)感應器，將晶圓放在感應器的下面進行掃描的時候探測缺陷的反射光影像，這讓系統對各類缺陷都具有非常高的敏感性。這一檢測工具是一種影像對比工具，將一份參照與一個候選區進行對比，識別該區位的缺陷像素，TDI能放大得到的反射訊號，將光學影像轉換為數位像素影像或像斑影像，然後送到影像電腦。.2800線內晶圓檢測工具有多種光學和頻譜模式，可進行快速的配方優化並能夠以缺陷靈敏度為基礎進行有效率的缺陷檢測。.該工具使用了一種超寬頻(UBB)光源，可交替使用深紫外線

7、、紫外線和可見光波長。.要判斷合適的檢測模式和檢測像素大小，對設計規則和製程規格的瞭解就非常重要。檢測像素大小會直接影響到配方的敏感性、可用的頻譜模式，以及檢測的速度。.配方設定中更重要的部分之一，是關注區域的選定，這最終將確定要集中於晶片上哪些部位進行關鍵性缺陷的探測和特徵化以實現良率改善。在CV上，這些區域包括使用巢式(Nest)和蛇與梳式(Snake&Comb)測試架構（見圖一）的廣泛試驗結構，考慮多類設計規則和圖樣密度，透過缺陷疊置分析擷取那些導致電開路或短路的缺陷。巢式架構也能用來進行缺陷尺寸分配的特徵化[4]。.圖一：PDF測試晶片CVÒ上的巢式

8、（左）和蛇與梳式（右）測試架構範例，透過電性缺陷疊置