《VHDL语言》PPT课件(I)

《VHDL语言》PPT课件(I)

ID:39365760

大小:281.61 KB

页数:22页

时间:2019-07-01

《VHDL语言》PPT课件(I)_第1页
《VHDL语言》PPT课件(I)_第2页
《VHDL语言》PPT课件(I)_第3页
《VHDL语言》PPT课件(I)_第4页
《VHDL语言》PPT课件(I)_第5页
资源描述:

《《VHDL语言》PPT课件(I)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、VHDL语言HDLHardwareDescriptionLanguage硬件描述语言产生:1962年发展:最初,个别厂家个别使用70年代末,美国国防部提出VHSIC(VeryHighSpeedIC)计划。80年代初,产生VHDL(VeryhighspeedICHDL)语言。1987.12,作为IEEE标准(87版)。1993,经修改的VHDL再次被IEEE标准认证(93版)。1995,中国国家技术监督局推荐为国家标准。VHDL语言的优点支持自上而下的设计方法(整体描述)半加器描述事例:WHEN“00”=>so<=‘0’;co<=‘0’;WHEN“01”=>so<=‘1’;co<=‘

2、0’;WHEN“10”=>so<=‘1’;co<=‘0’;WHEN“11”=>so<=‘0’;co<=‘1’;节省资源丰富的仿真语句和库函数对设计的描述具有相对独立性Max+plus2下的VHDL语言的格式加入库LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_arith.ALL;USEIEEE.STD_LOGIC_unsigned.ALL;LIBRARY<设计库名>;USE<设计库名>.<程序包名>.ALL;……USE<设计库名>.<程序包名>.ALL;P.42表3-3VHDL语言的基本结构实体构造体实体结构用以描述

3、外部端口用以描述内部结构及行为ENTITY实体名ISPORT(端口名1,端口名2,…端口名n:方向数据类型名;…端口名a,端口名b,…端口名m:方向数据类型名);END实体名;半加器实体说明举例ENTITYh_adderISPORT(a,b:INSTD_LOGIC;co,so:OUTSTD_LOGIC);ENDh_adder;VHDL语言的基本结构ENTITY实体名ISPORT(端口名1,端口名2,…端口名n:方向数据类型名;…端口名a,端口名b,…端口名m:方向数据类型名);END实体名;实体结构端口名是设计者为实体的每一个对外通道所取的名字。数据类型是指端口上流动的数据的表达格

4、式或取值类型。P.13表2-1方向是指这些通道上的数据流动方式。STD_LOGIC:位STD_LOGIC_Vector(ndownto0):位总线LibraryIeee;Useieee.std_logic_1164.all;Entityd38IsPort(c,b,a,g1,g2a,g2b:Instd_logic;y:Outstd_logic_vector(7downto0));Endd38;138译码器举例VHDL语言的基本结构VHDL语言的基本结构构造体结构ARCHITECTURE结构体名OF实体名IS[定义语句]BEGIN[功能描述语句]ENDARCHITECTURE结构体名;

5、注:工程名(project)、文件名(*.vhd)、实体名必须一致。定义语句:用于对构造体内使用的信号signal、变量variable等定义。Architecturefuncofd38issignalindata:std_logic_vector(2downto0);beginVHDL语言的基本结构VHDL操作符列表优先级:P.45表3-4VHDL语言的基本结构构造体结构ARCHITECTURE结构体名OF实体名IS[定义语句]BEGIN[功能描述语句]ENDARCHITECTURE结构体名;功能描述语句并行语句顺序语句并行语句1.简单信号赋值语句赋值目标=表达式注:赋值语句“

6、<=”与小于等于“<=”位置不同2.条件信号赋值语句赋值目标<=表达式WHEN赋值条件ELSE表达式WHEN赋值条件ELSE...表达式;例:二选一电路例:半加器电路顺序语句1.进程(PROCESS)语句进程语句实际是并行语句,但却是顺序语句不可缺少的。实际上所有的顺序语句都包含在进程语句之内。格式PROCESS(敏感信号1,敏感信号2,…敏感信号n)Begin顺序语句;ENDPROCESS;顺序语句2.IF语句格式IF条件THEN处理语句;ELSIF条件THEN处理语句;……ELSIF条件THEN处理语句;ELSE处理语句;ENDIF;例:D触发器顺序语句3CASE语句格式CAS

7、E表达式ISWhen选择值=>顺序语句;When选择值=>顺序语句;...ENDCASE;例:138译码器VHDL文字规则整数:整数都是十进制的数,如:5,678,0,156E2(=15600)。实数:实数也都是十进制的数,但必须带有小数点,如:1.335,1.0,44.99E-2(=0.4499)数制表示:10#170#;--(十进制表示,等于170)16#FE#;--(十六进制表示,等于254)2#1111_1110#;--(二进制表示,等于254)8#376#;

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。