中南大学大规模集成电路试卷及答案合集

《中南大学大规模集成电路试卷及答案合集》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、学院专业班级学号姓名---○---○------○---○---…………评卷密封线………………密封线内不要答题，密封线外不准填写考生信息，违者考试成绩按0分处理………………评卷密封线…………中南大学考试试卷时间110分钟题号一二三合计得分评卷人2013~2014学年一学期大规模集成电路设计课程试题32学时，开卷，总分100分，占总评成绩70%得分评卷人一、填空题(本题40分，每个空格1分)1.所谓集成电路，是指采用，把一个电路中所需的二极管、、电阻、电容和电感等元件连同它们之间的电气连线在一块或几块很小的或介质基片上一同制作出来

2、，形成完整电路，然后在一个管壳内，成为具有特定电路功能的微型结构。2.请写出以下与集成电路相关的专业术语缩写的英文全称：ASIC：ASSP：LSI：3.同时减小、与，可在保持漏源间电流不变的前提下减小器件面积，提高电路集成度。因此，缩短MOSFET尺寸是VLSI发展的趋势。4.大规模集成电路的设计流程包括：需求分析、设计、体系结构设计、功能设计、设计、可测性设计、设计等。5.需求规格详细描述系统顾客或用户所关心的内容，包括及必须满足的。系统规格定义系统边界及系统与环境相互作用的信息，在这个规格中，系统以的方式体现出来。6.根据硬

3、件化的目的（高性能化、小型化、低功耗化、降低成本、知识产权保护等）、系统规模/性能、、、等确定实现方法。7.体系结构设计的三要素为：、、。8.高位综合是指从描述自动生成描述的过程。与人工设计相比，高位综合不仅可以尽可能地缩短，而且可以生成在面积、性能、功耗等方面表现出色的电路。9.逻辑综合就是将变换为，根据或进行最优化，并进行特定工艺单元库的过程。10.逻辑综合在推断RTL部品时，将值的变化通过时钟触发的信号推断为，将与时钟无关但某个条件下保持值不变的信号推断为，将某个条件14下生成‘Z’的信号推断为，将其它的推断为。11.构造

4、化法是目前可测性设计的主要方法，可以细分为：法、边界扫描测试法、法、静止电源电流法。12.布局布线的步骤分为：、电源布线、、时钟布线、等。13.为了进行时序验证、功耗验证、信号完整性验证及电子迁移性验证，需要从版图结果中提取。得分评卷人二、选择题(可多选，每题2分，合计40分)1.集成电路进入纳米尺寸时代后，将面临以下主要挑战:()A.漏电流增大导致总功耗增加;B.栅极氧化膜厚度接近物理极限;C.电路规模增大导致动态功耗增加;D.配线延迟不能相应降低从而影响性能;2.以下哪几项是集成电路制作工艺的?()A.SOP;B.BCD;C

5、.BMOS;D.CMOS;E.BiMOS;F.BCG3.MOSFET的温度特性体现为：()A.温度升高，载流子迁移率升高，跨导升高，阀值电压升高；B.温度升高，载流子迁移率升高，跨导下降，阀值电压下降；C.温度升高，载流子迁移率下降，跨导下降，阀值电压升高；D.温度升高，载流子迁移率下降，跨导下降，阀值电压下降；4.关于CMOS反相器，以下描述中哪些是正确的？()A.Vtn£Vi£½Vdd，NMOS导通，等效于电流源，PMOS等效于非线性电阻；B.Vi»½Vdd，NMOS和PMOS都处于饱和区，等效于非线性电阻；C.Vdd/2£

6、Vi£Vdd/2+Vtp,PMOS导通，等效于电流源，NMOS等效于非线性电阻；D.Vi³Vdd+Vtp,NMOS导通，PMOS截止；5.以下哪些描述符合通用性设计七原则？()A.无论使用者的经验、文化水平、语言技能、使用时的注意力集中程度如何，都能容易地理解设计物的使用方式。B.设计物对于不同能力的人们来说都是有用而适合的。C.提供合适的尺度和空间以便于接近、到达、操控和使用，无论使用者的生理尺寸、体态和动态。D.设计物应该降低由于偶然动作和失误而产生的危害及负面后果。6.以下哪些为微处理器IP必须具备的功能？()A.Fetc

7、h;B.Decode;C.Execute;D.Encode;E.Writeback;F.Compile;7.以下关于设计抽象度的描述中，哪些是正确的？()A.算法级描述决定系统的实施方式（体系结构、算法）；B.门级描述是基于基本元件（AND/OR/NOT/FF等）的电路设计；C.门级描述决定硬件的处理方式（数据电路与控制电路）；14D.RTL描述包括时钟级的时序设计；8.以下描述比较不同抽象度设计的仿真速度，哪些是正确的？()A.算法级>门级>RTL级；B.RTL级>门级>算法级；C.门级>算法级>RTL级；D.算法级>RTL级

8、>门级；9.以下关于逻辑综合的描述，哪些是正确的？()A.逻辑综合的结果是唯一的；B.逻辑综合技术可分为生成顺序电路和生成组合电路两类；C.布尔逻辑公式的简化一般与制造工艺无关。D.同一逻辑可以由多种电路实现，逻辑综合则选择与面积、延迟时间、功耗等要求最接近的电