计算机体系结构第5章

计算机体系结构第5章

ID:39298563

大小:1.16 MB

页数:154页

时间:2019-06-29

计算机体系结构第5章_第1页
计算机体系结构第5章_第2页
计算机体系结构第5章_第3页
计算机体系结构第5章_第4页
计算机体系结构第5章_第5页
资源描述:

《计算机体系结构第5章》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章存储层次张晨曦刘依www.GotoSchool.netxzhang2000@sohu.com5.1存储器的层次结构5.2Cache基本知识5.3降低Cache失效率的方法5.4减少Cache失效开销5.5减少命中时间5.6主存5.7虚拟存储器5.8进程保护和虚存实例5.9AlphaAXP21064存储层次从用户的角度来看,存储器的三个主要指标:容量、速度和价格(指每位价格)人们对这三个指标的要求容量大、速度快、价格低三个要求是相互矛盾的速度越快,每位价格就越高;容量越大,每位价格就越低;容量越大,速度越慢。5.1存储器的层次结构5.1.

2、1从单级存储器到多级存储器5.1存储器的层次结构解决方法采用多种存储器技术,构成所谓的存储层次。演示Ⅰ演示Ⅱ(局部性原理)多级存储层次5.1存储器的层次结构C,H,TA假设:S──容量TA──访问时间C──每位价格下面仅考虑由M1和M2构成的两级存储层次:M1的参数:S1,TA1,C1M2的参数:S2,TA2,C25.1.2存储层次的性能参数5.1存储器的层次结构每位价格C命中率H和失效率F命中率:CPU访问存储系统时,在M1中找到所需信息的概率。N1──访问M1的次数N2──访问M2的次数失效率:F=1-H5.1存储器的层次结构平均访问时间

3、TATA=HTA1+(1-H)(TA1+TM)=TA1+(1-H)TM或TA=TA1+FTM分两种情况来考虑CPU的一次访存:当命中时,访问时间即为TA1(命中时间)当不命中时,情况比较复杂。不命中时的访问时间为:TA2+TB+TA1=TA1+TMTM=TA2+TB失效开销TM:从向M2发出访问请求到把整个数据块调入M1中所需的时间。传送一个信息块所需的时间为TB。5.1存储器的层次结构从主存的角度来看“Cache-主存”层次:弥补主存速度的不足“主存-辅存”层次:弥补主存容量的不足“Cache—主存”层次主存与CPU的速度差距“Cache-

4、主存”层次“主存-辅存”层次5.1.3“Cache-主存”和“主存-辅存”层次5.1存储器的层次结构1980年以来存储器和CPU性能随时间而提高的情况(以1980年时的性能作为基准)5.1存储器的层次结构两种存储层次5.1存储器的层次结构存储层次CPU对第二级的 访问方式比较项目目  的存储管理实现访问速度的比值(第一级和第二级)典型的块(页)大小失效时CPU是否切换“Cache-主存”层次“主存-辅存”层次为了弥补主存速度的不足为了弥补主存容量的不足主要由专用硬件实现主要由软件实现几比一几百比一几十个字节几百到几千个字节可直接访问均通过第一

5、级不切换切换到其他进程“Cache-主存”与“主存-辅存”层次的区别5.1存储器的层次结构当把一个块调入高一层(靠近CPU)存储器时, 可以放在哪些位置上?(映像规则)当所要访问的块在高一层存储器中时,如何 找到该块?(查找算法)当发生失效时,应替换哪一块?(替换算法)当进行写访问时,应进行哪些操作?(写策略)5.1.4存储层次的四个问题存储空间分割与地址计算Cache和主存分块5.2Cache的基本知识5.2.1映象规则全相联映象全相联:主存中的任一块可以被放置到Cache中的任意一个位置。举例对比:阅览室位置──随便坐特点:空间利用率最高

6、,冲突概率最低,实现最复杂。5.2Cache的基本知识5.2Cache的基本知识直接映象直接映象:主存中的每一块只能被放置到Cache中唯一的一个位置。举例(循环分配)对比:阅览室位置──只有一个位置可以坐特点:空间利用率最低,冲突概率最高,实现最简单。对于主存的第i块,若它映象到Cache的第j块,则j=imod(M)(M为Cache的块数)设M=2m,则当表示为二进制数时,j实际上就是i的低m位:ji:m位5.2Cache的基本知识5.2Cache的基本知识组相联映象组相联:主存中的每一块可以被放置到Cache中唯一的一个组中的任何一个位

7、置。举例组相联是直接映象和全相联的一种折中5.2Cache的基本知识组的选择常采用位选择算法若主存第i块映象到第k组,则k=imod(G)(G为Cache的组数)设G=2g,则当表示为二进制数时,k实际上就是i的低g位:低g位以及直接映象中的低m位通常称为索引。ki:g位5.2Cache的基本知识n路组相联:每组中有n个块(n=M/G)。n称为相联度。相联度越高,Cache空间的利用率就越高,块冲突概率就越低,失效率也就越低。绝大多数计算机的Cache:n≤4想一想:相联度一定是越大越好?全相联直接映象组相联n(路数)G(组数)MM111<n

8、<M1<G<M5.2Cache的基本知识当CPU访问Cache时,如何确定Cache中是否有所要访问的块?若有,如何确定其位置?通过查找目录表来实现目录表的结构主存

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。