第3章-计算机体系结构-

第3章-计算机体系结构-

ID:38513268

大小:1.06 MB

页数:83页

时间:2019-06-14

第3章-计算机体系结构-_第1页
第3章-计算机体系结构-_第2页
第3章-计算机体系结构-_第3页
第3章-计算机体系结构-_第4页
第3章-计算机体系结构-_第5页
资源描述:

《第3章-计算机体系结构-》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、计算机体系结构讲授人:蔡娟计算机体系结构第三章 中断、总线与I/O系统3.1存储系统的基本要求和并行主存系统3.2中断系统3.3总线系统3.4输入/输出系统3.2中断系统中断的定义:CPU中止正执行的程序,转去处理随机提出的请求,待处理完后,再回到原来被打断的程序继续恢复执行的过程称为中断。中断系统的定义:响应和处理各种中断的软、硬件总体称为中断系统。中断系统是整个计算机系统不可缺少重要组成部分。它对程序的监视和跟踪,人机联系、故障处理、多道程序和分时处理、实时处理、目态程序和操作系统的联系、I/O处理以及多处理机系统中各机的联系等都起着重要的作用。本节只讨论重大的分类和分级、中断响应次序和

2、中断处理次序以及中等系统中的软、硬件功能分配。在计算机中,中断可分内部中断、外部中断和软件中断三类。内部中断-由CPU内的异常引起外部中断-由中断信号引起软件中断-由自陷指令引起中断的分类与分级中断源引起中断的各种事件称为中断源。中断请求:中断源向中断系统发出请求中断的申请同时可能有多个中断请求,这是中断系统需按事先确定的中断响应优先级高的中断请求给与响应。中断响应:允许中断CPU现行程序的运行,转去对该请求进行预处理,包括保存好断点及其现场,调出有关处理该中断的中断处理程序,准备运行。这部分的工作在多数机器上都用交换新旧程序状态字PSW来实现。为了某种需要,中断系统也可对中断请求进行屏蔽,

3、使之暂时得不到响应。中断系统按中断源的级别高低来响应的。通常优先级最高的中断为一级,其次是二级,再次是三级,…。优先级高低的划分,不同的机器有所差异,通常把机器校验为第一级,程序性和管理程序调用为第二级,外部为第三级,输入/输出为第四级,重新启动为最低级。中断的响应次序和处理次序中断的响应次序中断的响应次序是同时发生多个不同中断类的中断请求时,中断响应硬件中排队器所决定的响应次序中断响应的次序是用硬件---排队器---来实现的。排队器重的次序是由高到低固定死的。中断处理次序:中断的处理要由中断处理程序来完成,而中断处理程序在执行前或执行中是可以被中断的,这样,中断处理完的次序(简称中断处理次

4、序)就可以不同于中断响应次序。一般在处理某级的某个中断时,与它同级的或它低级的中断请求是不能中断它的处理的。只有比它更高级的中断请求才能中断其处理,等响应和处理更高的后,才继续处理原先那个中断请求。由于中断响应次序是固定死的。为了灵活地控制中断处理次序,很多机器都设置了中断级屏蔽位寄存器。用于决定某级中断请求是否进入中断排队器。只要能进入中断排队器的,总是让高级别的优先响应。程序状态字中包含有中断级屏蔽位字段。只要操作系统对每一类中断处理程序的现行程序状态字的中低级屏蔽位设置成不同的状态,就可以实现所希望的冲断处理次序。如图P803-6中断响应硬件部分原理简图假设系统有4个中断级,相应地每一

5、级中断处理程序的现行PSW中都有4位中断级屏蔽位。如果中断级屏蔽位为“1”,则表示对该中断开放,允许其进入中断响应排队。如果中断级屏蔽位为“0”,则表示对该中断屏蔽,不让其进入中断响应排队。由于中断响应次序是由排队器硬件固定死的。中断处理次序是和各级中断处理程序现行程序状态字中的中断级屏蔽位有关。可以通过设置中断级屏蔽位,来控制中断处理次序。也可以根据中断响应次序和中断处理次序来设置中断级屏蔽位的。假设有4个中断级,中断处理次序和中断响应次序一样,都是1234。注意:1.中断级屏蔽位“0”,“1”,是屏蔽还是开放,不同的机器有不同的定义2.设置中断级屏蔽位时遵循的原则是:正在执行某级中断处理

6、程序时,现行PSW中应屏蔽同级和低级的中断请求。3.为保证中断嵌套时从哪来回哪去,均设置有一个返回地址堆栈,中断时将断点地址用硬的方法自动压入栈顶保存,等中断返回时,再用硬的方法从当前栈顶弹回到程序计数器,利用堆栈的后进先出的原则,实现正确的返回。4.用户程序(目态程序)是不能屏蔽任何中断的,即用户程序的现行PSW中的中断级屏蔽位对各级中断都应当是开发的。中断处理程序级别中断级屏蔽位1级2级3级4级第1级0000第2级1000第3级1100第4级1110中断级屏蔽位设置如下:假设运行用户程序的过程中先后出现了如图3-7(P81)所示的中断请求,执行用户程序时其现行PSW中的中断级屏蔽位均为1

7、(均开放)。具体执行的过程如图:3-7 (P81)则当第级中断请求同时到来时,应均进入排队器,中断请求排队微指令到来时,优先相应级中断请求(此时去除相应的级中断请求源)就中断用户程序的执行,中断断点地址被压入返回地址堆栈,通过交换PSW实现程序切换。(包括将用户程序所用到的关键寄存器、中断码、断点等现状作为旧的PSW保存到内存指定单元,再从内存另一指定单元取出对应级中断处理程序的PSW建立新现场。由

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。