南昌航空大学计算机组成原理试卷

南昌航空大学计算机组成原理试卷

ID:39240055

大小:135.55 KB

页数:4页

时间:2019-06-28

南昌航空大学计算机组成原理试卷_第1页
南昌航空大学计算机组成原理试卷_第2页
南昌航空大学计算机组成原理试卷_第3页
南昌航空大学计算机组成原理试卷_第4页
资源描述:

《南昌航空大学计算机组成原理试卷》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、班级-------------------学号--------------姓名-----------------一.单项选择题1.冯。诺依曼机工作方式的基本特点是(D)。A.多指令流单数据流B.存储器按内部选择地址C.堆栈操作 D.按地址访问并顺序执行指令 2.在CPU中跟踪指令后续地址的寄存器是(C)A.主存地址寄存器B.指令寄存器C.程序计数器D.状态条件寄存器3.下列数中最大的数为(B)。A.(10010101)2  B.(227)8 C.(101001)BCDD.(96)164.双端口存储器(

2、D)情况下会发生读/写冲突.A.左端口与右端口的地址码不同  B.左端口与右端口的数据码不同   C.左端口与右端口的数据码相同   D.左端口与右端口的地址码相同5.在定点数运算中产生溢出的原因是(  c ).A.参加运算的操作数超出了机器的表示范围  B.运算过程中最高位产生了进位或借位  C.运算的结果的操作数超出了机器的表示范围 D.寄存器的位数太少,不得不舍弃最低有效位6.存储周期指(  c ).A.存储器的写入时间  B.存储器进行连续写操作所允许的最短时间间隔C.存储器进行连续读和写操作

3、所允许的最短时间间隔  D.存储器的读出时间7.单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个数常需采用(A)A.隐含寻址方式B.间接寻址方式C.堆栈寻址方式D.立即寻址方式8.一个8位二进制整数,采用补码表示,且由3个“1”和5个“0”组成,则最小值为(C)。A.-127   B.-3  C.-125  D.-329.变址寻址方式中,操作数的有效地址等于( D  ).A.基址寄存器内容加上形式地址(位移量) B.堆栈指示器内容加上形式地址C.程序计数器内容加上形式地址   

4、D.变址寄存器内容加上形式地址10.下列几项中,不符合RISC指令系统的特点是(b  )。A.指令长度固定,指令种类少B.寻址方式种类尽量减少,指令功能尽可能强C.增加寄存器的数目,以尽量减少访存次数D.选择使用频率最高的一些简单指令,以及很有用但不复杂的指令11.主存储器和CPU之间增加cache的目的是( A  ).A.解决CPU和主存之间的速度匹配问题  B. 扩大CPU通用寄存器的数量C.扩大主存储器的容量  D.既扩大主存储器的容量又扩大CPU通用寄存器的数量12.计算机操作的最小时间单位是

5、(D)A.微指令周期B.指令周期C.CPU周期D.时钟周期13.指令周期是指(C)A.CPU从主存取出一条指令的时间B.CPU执行一条指令的时间C.CPU从主存取出一条指令的时间加上CPU执行这条指令的时间D.时钟周期时间14.没有硬盘存储器的计算机监控程序可以存放在( B )。A.CPU B.FLASH C.RAM或ROM D.RAM15.下列部件中不属于执行部件的是(C)4A.运算器B.存储器C.控制器D.外围设备二.填空题1.流水CPU中的主要问题是_资源__________相关、数据相关和控制

6、相关,为此需要采用相应的技术对策.2.半导体SRAM靠_______触发器___存储信息,半导体DRAM则是靠电荷存储器件。3.微程序控制器的核心部件是____控制存储器__,它是一种只读存储器。4.衡量总线性能的重要指标是______总线宽度_________。5.提高加法器运算速度的关键是_____并行___________________。6.在机器的一个CPU周期中,一组实现一定操作功能的微命令的组合,构成一条__微指令_____。它是由操作控制和顺序控制两部分组成。7.动态存储器存储的信息电

7、荷是会泄露的,为此必须由外界按一定规律不断进行充电,我们把它称之为_____刷新______________________。8.在计算机术语中,将运算器和控制器合在一起称为CPU,而将CPU和存储器合在一起称为____________主机____________.9.使用cache是为了解决_____解决CPU和主存之间的速度匹配问题__________________问题。10.总线是构成计算机系统的互连机构,是多个功能部件之间进行数据传送的____总线_______通道。三.计算题1.一台计算机

8、系统的内存储器由cache和主存构成,cache的存取周期为50ns,主存的存取周期为210ns。已知在一段给定的时间内,CPU共访问了4800次,其中350次访问主存。问:(1)cache的命中率是多少?h=4450/4800=(2)CPU访问内存的平均时间是多少纳秒?r=210/50=e=1/{r+(1-r)h}=(3)cache—主存系统的效率是多少?t=50/e=2.已知X=-0.0101011,Y=0.1101101,求[X]补,[—X]补,[

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。