武汉大学_数字电路—实验报告

武汉大学_数字电路—实验报告

ID:39205861

大小:361.03 KB

页数:23页

时间:2019-06-27

武汉大学_数字电路—实验报告_第1页
武汉大学_数字电路—实验报告_第2页
武汉大学_数字电路—实验报告_第3页
武汉大学_数字电路—实验报告_第4页
武汉大学_数字电路—实验报告_第5页
资源描述:

《武汉大学_数字电路—实验报告》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、数字电路实验报告学号:姓名:班级:%%%目录实验一组合逻辑电路分析1一、实验目的1二、实验原理1三、实验内容1实验二组合逻辑实验(一)——半加器和全加器3一、实验目的3二、实验原理3三、实验内容4实验三组合逻辑实验(二)数据选择器和译码器的应用6一、实验目的6二、实验原理6三、实验内容7实验四触发器和计数器9一、实验目的9二、实验原理9三、实验内容10实验五数字电路实验综合实验12一、实验目的12二、实验原理12三、实验内容:13实验六555集成定时器15一、实验目的15二、实验原理15三、实验内容16实验七

2、数字秒表19一、实验目的19二、实验原理19三、实验内容21数字电路实验报告(21/21)实验一组合逻辑电路分析一、实验目的掌握逻辑电路的特点;学会根据逻辑电路图分析电路的功能。二、实验原理74LS00集成片有四块二输入与非门构成,逻辑表达式为。74LS20由两块四输入与非门构成。逻辑表达式为。三、实验内容实验一、根据下列实验电路进行实验:将上述逻辑关系记录于下列表格中:ABCDYABCDY000001000000010100100010010100001111011101000110010101011011

3、01100111010111111111数字电路实验报告(21/21)实验二、分析下图电路的密码密码锁开锁的条件是:拨对密码,钥匙插入锁眼将电源接通,当两个条件同时满足时,开锁信号为”1”,将锁打开。否则,报警信号为”1”,接通警铃。得出真指标如下:ABCDYABCDY00000100000001010011001001010000110101100100011000010101101001100111000111011110由真值表可知此密码锁的密码是“1001”。数字电路实验报告(21/21)实验二组合逻

4、辑实验(一)——半加器和全加器一、实验目的熟悉用门电路设计组合电路的原理和方法步骤。预习内容复习用门电路设计组合逻辑电路的原理和方法。复习二进制的运算。利用下列元器件完成:74LS283、74LS00、74LS51、74LS136;完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图;完成用“异或”门设计的3变量判奇电路的原理图。二、实验原理1、半加器半加器是算术运算电路中的基本单元,是完成1位二进制数相加的一种组合逻辑电路。如果只考虑了两个加数本身,而没有考虑低位进位的加法运算,称为半加器。实现半加

5、运算的电路称为半加器。两个1位二进制数的半加运算可用如下真值表所示。ABCS0000010110011110说明:其中,A、B是两个加数,S表示和数,C表示进位数。有真值表可得逻辑表达式:2、全加器全加器能进行加数、被加数和低位来的进位信号相加,并根据求和结果给出该位的进位信号。根据全加器的功能,可列出它的真值表。ABCiCoSABCiCoS0000010001001011011001001110100111011111说明:其中A和B分别是被加数及加数,Ci为低位进位数,S为本位和数(称为全加和),Co为向

6、高位的进位数。得出全加器逻辑表达式:数字电路实验报告(21/21)3、集成4位超前进位加法器74HC283由于串行进位加法器的速度受到进位信号的限制,人们又设计了一种多位数超前进位加法逻辑电路,使每位的进位只由加数和被加数决定,而与低位的进位无关。三、实验内容1、用异或门、与或非门、与非门组成全加器,电路图如下图所示:实验结果填入下表中:被加数Ai01010101加数Bi00110011前级进位Ci-100001111和S01101001新进位Ci000101112、用异或门设计3变量判奇电路,要求变量中1的

7、个数为奇数时,输出为1。否则为0。实验电路图如下图所示。数字电路实验报告(21/21)实验结果填入下表中:输入A00001111输入B00110011输入C01010101输出L011010013、用异或门、与或非门、与非门组成全加器,电路实验图如下。被加数Ai01010101加数Bi00110011前级进位Ci-100001111和Si01101001新进位Ci000101114、“74LS283”全加器逻辑功能测试测试结果填入下表:被加数A4A3A2A101111001加数B4B3B2B100010111

8、前级进位C00或10或1和S4S3S2S11000/10010000/0001新进位C401 数字电路实验报告(21/21)实验三组合逻辑实验(二)数据选择器和译码器的应用一、实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法。二、实验原理数据选择器74LS151工作原理:数据选择器又称多路转换器或称多路开关,其功能是从多个输入数据中选择一个送往唯一通道输出。74LS151互补输出的8选1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。