《集成电路实验》PPT课件

《集成电路实验》PPT课件

ID:39183262

大小:1.23 MB

页数:79页

时间:2019-06-26

《集成电路实验》PPT课件_第1页
《集成电路实验》PPT课件_第2页
《集成电路实验》PPT课件_第3页
《集成电路实验》PPT课件_第4页
《集成电路实验》PPT课件_第5页
资源描述:

《《集成电路实验》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、集成电路分析与设计实验1和实验2介绍何常德1EE141实验一内容1)反相器的电路仿真2)Layout的认识3)反相器Layout设计4)DRC验证(Diva)5)LVS验证(Dracula)6)LPE&PostLayoutSimulation(Dracula)2EE141实验二内容1)NAND门电路仿真2)NAND门电路Layout设计3)DRC验证4)LVS验证5)LPE&PostLayoutSimulation3EE141WuxiMI0.5umCMOSProcessPMOSN-wellP+(pplus)Islan

2、d(Active)PolyMetal1ContactPdiff4EE141WuxiMI0.5umCMOSProcessNMOSN+(nplus)Island(Active)PolyMetal1ContactNdiff5EE141实验一内容1)反相器的电路仿真2)Layout的认识3)反相器Layout设计4)DRC验证5)LVS验证6)LPE&PostLayoutSimulation6EE141使用Cadence版图工具Virtuoso设计 反相器7EE1411登陆用户名:icer密码:1234568EE1412检查

3、环境(1)在icer目录下有display.drf和tech.file两个文件。(2)有bd07.lvs,bd07.lpe,divaDRC.rul三个文件。这三个文件的位置可以为其他地方,但必须知道其路径。9EE1413运行Virtuoso(1)打开一个terminal;(2)terminal内运行icfb&(3)注意:我是打开terminal,直接运行icfb&命令的。10EE1414建立库和单元(1)建立一个库说明:库的名字包含自己的名字和学号的个人信息,以便检查。如:李赛男(学号:0806024102),建的库

4、名为LSN02彭巧君(学号:0806044101),建的库名为PQJ01(2)建立一个单元单元名字统一,以便出错时好处理:反相器单元名:INV与非门单元名:NAND讲课过程中,我的示例中的库名为:mylab,单元名为inv。11EE141开始画INV开始画之前认识一下整体设计的结果12EE14113EE1411画N-well14EE1412PMOS和NMOS的active区也包括制作衬底接触的active15EE1413形成poly-si和栅氧化层16EE1414形成NMOS的源漏的掺杂也包括制作PMOS衬底接触的掺

5、杂17EE1415形成PMOS的源漏的掺杂也包括制作NMOS衬底接触的掺杂18EE1416形成contact孔以及欧姆接触的重掺杂19EE1417形成金属层20EE1418金属层标注21EE141至此就完成了反相器Layout的设计,但是设计的Layout是否有问题,还需要检查和验证? 下面介绍反相器Layout的DRC,LVS,LPE和PostLayoutSimulation。注意其中的验证步骤、方法和设置22EE141DRC,LVS,LPEDRC:DesignRuleCheckLVS:LayoutVersusS

6、chematicLPE:LayoutParasiticExtractionDivaandDracula23EE141Cadence设计系统介绍2021/7/16Cadence系统概述版图设计工具-VirtuosoLE版图验证工具-Diva版图验证工具-Dracula25EE141Cadence概述为什么要学习Cadence工具26EE141Cadence概述集成电路发展趋势27EE141Cadence概述市场需求以及工艺技术的发展使得设计复杂度提高,为满足这样的需求,我们必须掌握最强大的EDA工具28EE141Cad

7、ence概述VHDL仿真行为综合逻辑综合可测性设计低功耗设计布局布线后仿真SynopsysAltaEpicSynopsysIKOSCadenceCompassSynopsysVantageIKOSVantageCadenceSynopsysSynopsysCompassMentorGraphicsCadenceAvant!MentorGraphicsSunriseSynopsysCompass29EE141Cadence概述全球最大的EDA公司提供系统级至版图级的全线解决方案系统庞杂,工具众多,不易入手除综合外,在系

8、统设计,在前端设计输入和仿真,自动布局布线,版图设计和验证等领域居行业领先地位具有广泛的应用支持电子设计工程师必须掌握的工具之一30EE141Cadence概述System-LevelDesignFunctionVerificationEmulationandAccelerationSynthesis/Place-and-RouteAnalog

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。