FPGA嵌入式开发技术

FPGA嵌入式开发技术

ID:38963787

大小:3.71 MB

页数:98页

时间:2019-06-22

FPGA嵌入式开发技术_第1页
FPGA嵌入式开发技术_第2页
FPGA嵌入式开发技术_第3页
FPGA嵌入式开发技术_第4页
FPGA嵌入式开发技术_第5页
资源描述:

《FPGA嵌入式开发技术》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、FPGA应用基于FPGA的嵌入式开发技术嵌入式系统概述以计算机技术为基础的专用应用系统,软、硬件可剪裁CPU/DSP为核心硬件硬件固定,软件可灵活配置基于FPGA的嵌入式系统软硬件协同设计、工作硬件可编程SOPC(片上可编程系统)FPGA嵌入式系统分类状态机模式:可以无外设、无总线结构、无实时操作系统(RTOS),低成本VGA、LCD控制单片机模式:包括一定的外设,可以利用实时操作系统和总线结构,中等成本控制,仪表定制嵌入模式:高度集成的外设,实时操作系统和总线结构,高性能网络、无线通信采用90nm工艺后,

2、FPGA器件:处理能力更强成本降低、功耗少具备SOC规模和动态编程能力取代小批量ASIC和处理器FPGA嵌入式系统前景3类RISC处理器为核心PicoBlaze:8位软核,支持汇编,程序驻留FPGA的块RAMMicroBlaze:32位软核,包含32个32位通用寄存器和一个可选的32位移位寄存器,时钟达150MIPSPowerPC:32位PowerPC405硬核,程序级兼容PowerPC的嵌入式架构流行内核:MicroBlaze和PowerPCALtera公司:Nios,NiosIIXilinx公司嵌入式解

3、决方案总体特征:32位微处理器CoreConnect外设总线支持CoreConnect总线的标准外设集合最精简的和占用400个Slice片内微处理器软核MicroBlazeMicroBlaze体系结构RISC架构:精简指令系统哈佛结构:数据、指令32位双总线(指令和数据总线)3级流水线32个通用寄存器:R0~R31特殊寄存器:PC(程序计数器),处理器状态寄存器(MSR)ALU,Shift,两级中断响应单元,3/5级流水线,桶形Shift内存管理/内存保护单元,浮点单元(FPU),高速缓存,异常调试和调试逻

4、辑目前版本MicroBlazeV7.0MicroBlaze体系结构通用寄存器:32个32位通用寄存器R0~R31MicroBlaze编程模型寄存器名功能描述R0任何对R0的写操作都被忽略R1~R13,R18~R31一般通用寄存器R14存储中断的返回地址R15位通用寄存器R16存储跳转的返回地址R17如MB配置为支持硬件异常,装载硬件异常的返回地址,否则作通用寄存器使用特殊寄存器程序计数器(PC)机器状态寄存器(MSR):处理器控制和状态位指令集:32位指令,分A、B两种类型,大致功能可分为逻辑运算、算术运算

5、、分支、存储器读/写、特殊指令等几类A型:两个源寄存器,一个目的寄存器,完成寄存器到寄存器的数据运算B型:一个源寄存器,一个目的寄存器和一个16位立即数,完成寄存器和立即数之间的数据运算MicroBlaze编程模型CoreConnect:片上总线通信链带字节允许的OPB(On-ChipPeripheralBus)V2.0:用于访问低速外设高速LMB(LocalMemoryBus)接口:用于访问片内高速存储器FSL(快速简单连接总线)主从设备接口:自定义IP与内部通用寄存器的直接相连,用于访问高速外设XCL(

6、XilinxCacheLink)缓存接口:对片外存储器的高速访问MDM(MicroprocessorDebugModule)调试接口MicroBlaze总线接口高速总线DMA控制器多端口存储控制器低速以太网MAC层处理器PCI/PCIe接口串口USB2.0Timer/PWMGPIOCAN/MOSTC/SPI其它MicroBlaze支持外设IPCore苹果、IBM、摩托罗拉共同开发RISC架构PowerPC405:由IBM优化三个不同层面应用用户指令集结构:UISA虚拟环境结构:VEA操作环境结构:OEA片内

7、微处理器硬核PowerPC定义用户级软件所必须遵守的结构定义基本的用户指令集、寄存器、数据结构、浮点内存约定,及用户程序异常处理模型、内存模型和编程模型所有PowerPC都遵守相同的UISA结构PowerPC3层结构(UISA)定义超级典型用户软件需求的附加用户需求功能表述多个芯片访问存储器环境下的存储器模型定义高速缓存模型及缓存控制指令集定义用户角度基于时间的资源PowerPC3层结构(VEA)定义了典型的操作系统所要求的管理级资源定义内存管理模型、监控寄存器、同步需求及异常模型定义了监控角度的基于时间的

8、资源PowerPC3层结构(OEA)5级标量流水线哈佛结构,独立指令缓存和数据缓存1个JTAG口TraceFIFO多个定时器一个内存管理单元(MMU)辅助处理器管理控制器(APU)分为通用寄存器,专用寄存器,机器状态寄存器,专用寄存器,芯片控制寄存器,基时寄存器CoreConnect总线PowerPC体系结构PowerPC寄存器表寄存器分类寄存器名读写权限功能描述通用寄存器R0~R31可读可写与内存数据交互机器状

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。