北京交通大学-通信原理实验(实验四)

北京交通大学-通信原理实验(实验四)

ID:38942165

大小:1.79 MB

页数:9页

时间:2019-06-21

北京交通大学-通信原理实验(实验四)_第1页
北京交通大学-通信原理实验(实验四)_第2页
北京交通大学-通信原理实验(实验四)_第3页
北京交通大学-通信原理实验(实验四)_第4页
北京交通大学-通信原理实验(实验四)_第5页
资源描述:

《北京交通大学-通信原理实验(实验四)》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、通信原理实验学生:学号:指导教师:日期:上课时间:星期第大节通信原理实验电子信息工程学院9通信原理实验实验四HDB3编码与译码实验一、实验前的准备预习本实验的相关内容,熟悉实验箱面板分布及测试孔位置,定义本实验相关模块的跳线状态。实验前重点掌握HDB3编码和解码原理、定时提取原理,思考HDB3输出波形应该什么样、编码输入和解码输出波形相位应该相同吗、本实验用到哪几个模块及每个模块的主要作用是什么。二、实验目的(1)掌握HDB3编码规则,编码和解码原理。(2)了解锁相环的工作原理和定时提取原理。(3)了解输入信号对定时提取的影响。(4)了解信号的传输延时。(5)了解HDB3编译

2、码集成芯片CD22103。三、实验仪器(1)ZH5001A通信原理综合实验系统。(2)20MHZ双踪示波器。四、基本原理1.HDB3编译码电路在通信原理综合试验箱中,采用了CD22103专用芯片(UD01)实现HDB3码的编译码实验。在该电路模块下,没有采用复杂的线圈耦合的方法来实现HDB3码字的转换,而是采用运算放大器(UC02)完成对HDB3输出进行电平变换。变换输出为双极性码或单极性码。HDB3编译码系统组成如图一:9通信原理实验CD22013集成电路进行HDB3编译码。当它第三脚接+5V时为HDB3码。编码时,需要输入NRZ码及时钟信号,CD22103编码输出两路并行

3、信号+HDB3out(15脚TPD03)和——HDB3out(14脚TPD04),它们都是半占空比的正弦冲信号,分别最HDB3码的正极信号及负极信号相对应,这两路信号通过一个差分放大器(UD02A)后,得到HDB3。通过由运算放大器的相加器(UD02B),输出HDB3码的单极性码输出。译码时,需将HDB3码变换成两路单极性信号分别送到CD22103的第11,13脚,此任务有双/单变换电路来完成。通常译码之后TPD07与TPD01的波形应一致,但由于当前的输出HDB3码字可能与前四个码字有关,因此HDB3的编译码延迟较大。在实用的HDB3编译码电路中,发端的单双极性变换器一般由

4、变压器完成;收端的的单双极性变换器一般由变压器,比较器完成。本实验目的是掌握HDB3编码规则及位同步提取方法,故对单双,双单极性变换电路作了减缓处理,不一定符合实用要求。2.位定时提取电路位定时提取电路采用锁相环方法。在系统中锁相环将接收端的256kHz时钟锁定在发端的256kHz时钟上,来获得系统的同步时钟,如HDB3接收的同步时钟及后续电路同步时钟。该锁相环模块主要由锁相环UP01(MC4046)、数字分频器UP02(74LS161)、D触发器UP04(74LS74)、环路滤波器和输入端的带通滤波器(UP03B)组成。UP01内部由一个振荡器与一个高速鉴相9通信原理实验器

5、组成。该锁相环模块如图二:输入端的带通滤波器是由运算放大器(TEL2702)及阻容器件构成的有源带通滤波器,中心频率为256kHz,滤出256kHz时钟信号,输出的信号是一个幅度和周期都不恒定的准正弦信号。对此信号进行限幅放大(UP03A)处理后得到幅度恒定、周期变化的脉冲信号,但仍不能将此信号作为译码器的位同步信号。经UP04A和UP04B两个除二分频器(共四分频)变为64kHz信号,进入UP01鉴相输入A脚;VCO输出的512kHz输出信号经UP02进行八分频变为64kHz信号,送入UP01的鉴相输入B脚。经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP

6、01的压控振荡器输入端。正常时,VCO锁定在外来的256kHz频率上。五、实验内容1.HDB3码变换规则验证首先将输入信号选择跳线开关KD01设置在M位置(右端)、单/双极性码输出选择开关设置KD02设置在2_3位置(右端:单极性)、HDB3编码开关KD03设置在HDB3位置(左端),使该模块工作在HDB3码方式。使输入数据端口悬空产生全1码、使输入数据为全0码,分别画下一个周期的测试波形。3.HDB3编码信号中同步时钟分量定性观测将输入数据选择跳线开关KD01设置在M位置(右端);将锁相环模块内输入信号选择跳线开关KP02设置在HDB3位置(左端)。9通信原理实验将极性码输

7、出选择跳线开关KD02设置在2_3位置(右端)产生单极性码输出,用示波器测量模拟锁相环模块TPP01、TPP02波形;然后将跳线开关KD02设置在1_2位置(左端)产生双极性码输出,观测TPP01、TPP02波形变化。将极性码输出选择跳线开关KD02设置在2_3位置(右端)产生单极性码输出,使输入数据为全1码,测试模拟锁相环模块TPP01点的同步时钟分量波形步骤,记录并分析测试结果。使输入数据为全0码,重复上述步骤,记录测试结果。六、实验结论分析1.HDB3码变换规则验证如下图所示,HDB3码变换规则显

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。