计算机组成原理考验试题题4

计算机组成原理考验试题题4

ID:38720358

大小:83.00 KB

页数:3页

时间:2019-06-18

计算机组成原理考验试题题4_第1页
计算机组成原理考验试题题4_第2页
计算机组成原理考验试题题4_第3页
资源描述:

《计算机组成原理考验试题题4》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、研究生入学试卷四一.选择题(每小题1分,共10分)1.冯.诺依曼机工作方式的基本特点是___。A.多指令流单数据流B.按地址访问并顺序执行指令C.堆栈操作D.存储器按内容选择地址2.下列数中最大的数为___。A.(10010101)2B.(227)8C.(96)16D.(143)53.若浮点数用补码表示,则判断运算结果是否为规格代数的方法是___。A.阶符与数符相同为规格代数B.阶符与数符相异为规格代数C.数符与尾数小数点后第一位数字相异为规格代数D.数符与尾数小数点后第一位数字相同为规格代数4.某计算机字长处32位,其存储容量为4MB,若按字

2、编址,寻址范围是___。A.0~~1MB.0~~4MBC.0~~4MD.0~~1MB5.双端口存储器在___情况下会发生读/写冲突。A.左端口与右端口的地址码不同B.左端口与右端口的地址码相同C.左端口与右端口的数据码相同D.左端口与右端口的数据码不同6.从以下有关RISC的描述中选择正确答案___。A.采用RISC技术后,计算机的体系结构又恢复到早期的比较简单的情况B.RISC是从原来CISC系统的指令系统中挑选一部分实现的C.RISC的主要目标是减少指令数D.RISC没有乘、除法指令和浮点运算指令7.在某CPU中设立了一条等待(WAIT)信

3、号线,CPU在存贮器读周期T的时钟的下降沿采样WAIT线,请在下面的叙述中选出两个正确描述的句子___。A.如WAIT为高电平,则在T2周期后不进入T3周期,而插入一个TW周期B.TW周期结束后,不管WAIT线状态如何一定转入T3周期C.TW周期结束后,只要WAIT线为低则连续插入一个TW周期直到WAIT线变高,才转入T3周期D.有了WAIT线,就可使CPU与任何速度的存储器相连接,保证了CPU与存储器连接时的时序配合8.以下描述中基本概念不正确的句子是___。A.PCI总线不是层次总线     B.PCI总线采用异步时序协议和分步式仲裁策略C

4、.Futurebus+总线能支持64位地址D.Futurebus+总线适合于高成本的较大规模计算机系统9.计算机的外围设备是指___。  A.输入/输出设备          B.外存储器  C.远程通信设备           D.除了CPU和内存以外的其它设备10.CPU响应中断时,进入“中断周期”采用硬件方法保护并更新程序计数器PC内容,而不是由软件完成,主要是为了___。A.能进入中断处理程序并能正确返回原程序   B.节省主存C.提高处理机速度            D.易于编制中断处理程序 二.填空题(每小题3分,共18分)1.为了

5、运算器构造的简单性,运算方法中算术运算通常采用A.___加减法,B.___乘除法或C.___乘除法。2.相联存储器不是接地址而是按A.___访问的存储器,在cache中用来存放B.___在虚拟存储器中用来存放C.___。3.RISC指令系统的最大特点是A.___,B.___固定,C.___种类少。4.多媒体CPU以A.___为基础,极大地提高了计算机在B.___和C.___应用方面的功能。5.磁盘存储器主要技术指标有存储密度,A.___,B.___,C.___。6.DMA方式采用以下三种方法A.___,B.___,C.___交替访存。三.(12

6、分)已知x=0.10011101,y=0.1110,用不恢复余数阵列除法器求x/y=?四.(12分)已知cache命中率H=0.98,主存比cache慢4倍,已知主存存取周期为200ns,求cahce/主存系统的效率和平均访问时间五.(12分)某机的16位单字长访内指令格式如下:      4 2 1 1 8OPM   IXD其中D为形式地址,补码表示(其中一位符号位);I为直接/间接寻址方式:I=1为间接寻址方式,I=0为直接寻址方式; M为寻址模式:0为绝对地址,1为基地址寻址,2为相对寻址,3为立即寻址; X为变址寻址。设PC,Rx,Rb

7、分别为指令计数器,变址寄存器,基地址寄存器,E为有效地址,请回答以下问题:(1)该指令格式能定义多少种不同的操作?立即寻址操作数的范围是多少?(2)在非间接寻址情况下,写出各计算有效地址的表达式(3)设基址寄存器为14位,在非变址直接基地址寻址时,确定存储器可寻址的地址范围(4)间接寻址时,寻址范围是多少?六.(12分)某机主要功能部件如图A4.1所示,其中M为主存,MBR为主存数据寄存器,MAR为主存地址寄存器,IR为指令寄存器,PC为程序计数器,R0~~R3为通用寄存器,C,D为暂存器图A4.1(1)请补充各部件之间的主要联结线,并注明数据

8、流动方向(1)画出“ADD(R1),(R2)+”指令周期流程图。该指令的含义是进行求和运算,一个源操作数地址在R1中,目标操作数寻址方式为自増型寄存器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。