合工大EDA课程设计

《合工大EDA课程设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、正文本数字系统实现数字钟的基本的计时功能，输入1kHz的时钟，采用24小时制计时，能显示时、分、秒。还有整点报时以及闹钟功能。本数字钟的实现可分为以下几个模块：（1）秒计数模块：秒计数，在频率为1Hz的时钟下以60次为循环计数，并产生进位信号影响分计数； （2）分计数模块：分计数，在秒进位信号为高电平时，计数一次，同样以60次为一个循环计数，同时产生分进位信号影响时计数；（3）时计数模块：时计数，在分进位信号为高电平时，计数一次，以24次为一个循环计数；（4）整点报时模块：当秒计数，分计数同时全为0时产生一个高电平使蜂鸣器产

2、生震动；（5）闹钟分计数模块和闹钟时计数模块：用来调整闹钟时间，使蜂鸣器在设置时间震动；（6）闹钟计时器转换开关：可以切换当前显示闹钟时间或者计时器时间；（7）闹铃装置：当计时器时间与闹钟设置时间相同时输出一个高电平使蜂鸣器产生震动；（8）时间显示模块：通过选择不同的数码管，同时通过一定频率的扫描显示秒，分，时；计时器模块如图;秒计时，分计时如图：时计时：modulehc24(qh,ql,clk,reset);output[3:0]qh;output[3:0]ql;reg[3:0]qh;reg[3:0]ql;inputclk

3、,reset;always@(posedgeclkornegedgereset)beginif(~reset){qh,ql}<=0;elsebeginif({qh,ql}==8'h23){qh,ql}<=0;elsebeginif(ql==9)beginql<=0;qh<=qh+1;endelseql<=ql+1;endendendendmodule秒计时与分计时的内部结构如下：整点报时模块闹钟计时器转换模块：通过调节JA可以使数码管显示闹钟，当JA为高电平显示闹钟状态，当JA为低电平显示计时器状态闹铃装置：时间显示模块: