四位阵列除法器

《四位阵列除法器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、沈阳航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：四位阵列除法器的设计与实现院（系）：计算机学院专业：计算机科学与技术班级：24010102学号：2012040101082姓名：尹伟和指导教师：周大海完成日期：2015年01月16日沈阳航空航天大学课程设计报告目录第1章总体设计方案21.1设计原理21.2设计思路31.3设计环境3第2章详细设计方案52.1总体方案的设计与实现52.1.1总体方案的逻辑图52.1.2算法流程图72.2功能模块的设计与实现72.2.1全加器模块的设计与实现72.2.1可控加法/减法单元的设计与实现92.2.1除法阵列模块

2、的设计与实现11第3章编程下载与硬件测试143.1编程下载143.2硬件测试及结果分析14参考文献16附录17-19-沈阳航空航天大学课程设计报告第1章总体设计方案1.1设计原理本次课程设计的内容为：设计并实现一个被除数和除数的数据位数为4位的阵列除法器。阵列除法器的功能是利用一个可控加法/减法(CAS)单元所组成的流水阵列来实现的。图1.1是一个完成X(X=X1X2X3X4X5X6)÷Y(Y=Y1Y2Y3)绝对值相除的不恢复余数除法器原理图。图1.1中每个方框为一个可控加法/减法(CAS)单元，其逻辑电路图如图1.2所示。当输入控制P＝0时，CAS作加法运算；当P＝1时，CA

3、S作减法运算。.被除数X1~X4由顶部一行各CAS的垂直输入端提供；除数Y1~Y4则沿对角线方向进入阵列，其作用是使余数固定而除数右移，类似笔算除法；商Q1Q2Q3Q4由阵列每一行左边的CAS的进位输出Ci+1产生；余数R4~R8在阵列的最下行产生。由于绝对值除应用加减交替法进行运算，故运算过程中需做X+Y和X-Y操作，而减法均用[

4、X

5、]补+[-

6、Y

7、]补实现，因此阵列除法器中必有一些CAS单元用于对应符号位的运算，如图1.1中每行最左边的CAS。图1.1绝对值相除的阵列除法器-19-沈阳航空航天大学课程设计报告图1.2可控加法/减法(CAS)单元的逻辑图1.2设计思路4位阵

8、列除法器的设计主要包含如下3个部分：①全加器模块；②可控加法/减法单元；③除法阵列模块。其中可控加法/减法单元是除法阵列的细胞模块，全加器是可控加法/减法单元的组成部分。由图1.1和图1.2可知：全加器由2个与门、2个或门和2个异或门组成；可控加法/减法单元有一个异或门和一个全加器组成；除法阵列由25个可控加法/减法单元组成。4位阵列除法器的底层、顶层的设计都采用原理图设计输入方式，经编译、调试后形成*.bit文件并下载到XCV200可编程逻辑芯片中，经硬件测试验证设计的正确性。1.3设计环境（一）硬件环境•伟福COP2000型计算机组成原理实验仪-19-沈阳航空航天大学课程设

9、计报告COP2000计算机组成原理实验系统各单元部件都以计算机结构模型布局，清晰明了，系统在实验时即使不借助PC机，也可实时监控数据流状态及正确与否,实验系统的软硬件对用户的实验设计具有完全的开放特性，系统提供了微程序控制器和组合逻辑控制器两种控制器方式，系统还支持手动方式、联机方式、模拟方式三种工作方式，系统具备完善的寻址方式、指令系统和强大的模拟调试功能。·XCV200实验板在COP2000实验仪中的FPGA实验板主要用于设计性实验和课程设计实验，它的核心器件是20万门XCV200的FPGA芯片。用FPGA实验板可设计8位16位和32位模型机。XCV200相应管脚已经连接好

10、配合FPGA实验板的PC调试软件可方便地进行各种实验。（二）EDA环境•Xilinxfoundationf3.1设计软件Xilinxfoundationf3.1是Xilinx公司的可编程期间开发工具，该平台功能强大，主要用于百万逻辑门设计。该系统由设计入口工具、设计实现工具、设计验证工具三大部分组成。•COP2000仿真软件COP2000集成开发环境是为COP2000实验仪与PC机相连进行高层次实验的配套软件，它通过实验仪的串行接口和PC机的串行接口相连，提供汇编、反汇编、编辑、修改指令、文件传送、调试FPGA实验等功能，该软件在Windows下运行。-19-沈阳航空航天大学课

11、程设计报告第2章详细设计方案2.1总体方案的设计与实现四位阵列除法器采用自上而下的设计方法，顶层设计和底层设计均采用原理图设计输入方式。2.1.1总体方案的逻辑图顶层设计采用了原理图设计输入方式，图形文件主要由可控加法／减法(CAS)单元构成，是由25个CAS模块组装而成的一个完整的设计实体。可利用Xilinxfoundationf3.1ECS模块实现顶层图形文件的设计，顶层图形文件结构如图2.1所示。图2.1阵列除法器顶层文件结构图图2.1所示的4位阵列除法器的顶层文件结构是由一个阵列除法