单周期处理器

《单周期处理器》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字逻辑与处理器基础大作业单周期处理器一、处理器结构阅读处理器的结构图，理解其中各控制信号的含义。注意与教材（第三版）204页图5-24的异同。1.试回答以下问题：a)由RegDst信号控制的多路选择器，输入2对应常数31。这里的31代表什么？在执行哪些指令时需要RegDst信号为2？为什么？答：该项输入对应的是寄存器编号，31即对应了$ra寄存器，而$ra寄存器的作用是用来返回地址的，只有在执行跳转指令jal时，需要对$ra寄存器写入，这,时候应该有Writeregister=31，亦即RegDst=2。b)由ALUSrc1信号控制的多

2、路选择器，输入1对应的指令[10-6]是什么？在执行哪些指令时需要ALUSrc1信号为1？为什么？答：ALUSrc1信号控制的是ALU的第一个输入，在ALUSrc1=0时ALU的第一个输入是从由rs字段所确定的寄存器中读取出来的值，而ALUSrc1=1时，ALU的第一个输入则会变为Instruction[10:6]，这段所对应的是shamt[4:0]字段，它的意义在于确定逻辑左移sll，逻辑右移srl，算术右移sra，所需要移动的二进制位数。c)由MemtoReg信号控制的多路选择器，输入2对应的是什么？在执行哪些指令时需要MemtoRe

3、g信号为2？为什么？答：MentoReg=2时，从所给的数据通路来看的结果是对应输入为PC+4。在执行jal指令的时候，会跳转到一个地址的同时将下一条指令的地址保存在寄存器堆（寄存器$ra）中。这时便需要MemtoReg=2。没有其他的指令需要将程序的地址写会寄存器堆中。d)图中的处理器结构并没有Jump控制信号，取而代之的是PCSrc信号。PCSrc信号控制的多路选择器，输入2对应的是什么？在执行哪些指令时需要PCSrc信号为2？为什么？答:PCSrc=2时对应输入为从Instruction[25:21]段（rs段）确定的寄存器序号中读

4、取的数据ReadData1传输到PC，作为下一条指令的地址。由此可以知道，仅有在jr和jalr指令执行的过程中需要使PCSrc=2，因为只有这两条指令需要将寄存器的输出值作为下一条指令的地址。e)为什么需要ExtOp控制信号？什么情况下ExtOp信号为1？什么情况下ExtOp信号为0？答：ExtOp这是一条控制立即数符号的指令，当I型指令的立即数为无符号型时，ExtOp=0，符号扩展即直接在[31:16]补上16个0；而当I型指令为有符号数时，ExtOp=1，表明是根据该立即数的符号位决定是在[31:16]上补16个1（负数最高位为1）还

5、是16个0（正数最高位为0）。f)若想再多实现一条指令nop（空指令），指令格式为全0，需要如何修改处理器结构？答：空指令并无其他特殊功能，因此不需要增加新的功能单元，只需要将控制单元的译码电路做修正即可。全0的指令格式上与sll$0,$0,0相同，但这条指令正常情况下不会出现（不会对$0做写入操作），因此只需要修改RegWrite的逻辑，使得当指令为全0时RegWrite无效即可。2.根据对各控制信号功能的理解，填写如下真值表（填0,1,2,x等）。ritePCSrc[1:0]BranchRegWriteRegDst[1:0]MemRe

6、adMemWMemtoReg[1:0]ALUSrc1ALUSrc2ExtOpLuOplw00101010100sw000x01x0100lui001000001x1add001100000xxaddu001100000xxsub001100000xxsubu001100000xxaddi00100000110addiu00100000110and001100000xxor001100000xxxor001100000xxnor001100000xxandi00100000110sll001100010xxsrl001100010xxsra

7、001100010xxslt001100000xxsltu001100000xxslti00100000110sltiu00100000100beq010x00x0010j1x0x00xxxxxjal1x12002xxxxjr2x0x00xxxxxjalr2x11002xxxx二、完成控制器code文件夹中是处理器的Verilog文件。1．CPU.v实现了处理器的整体结构。阅读CPU.v，理解其实现方式。2．Control.v是控制器模块的代码。完成Control.v。3．阅读InstructionMemory.v，根据注释理解指令存储器

8、中的程序。MIPSAssembly0addi$a0,$zero,123451addiu$a1,$zero,543212sll$a2,$a1,163sra$a3,$a2,164beq$a3,$a