第8章 ATD模块和PWM模块

《第8章 ATD模块和PWM模块》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第八章ATD模块和PWM模块§8-1模数转换ATD模块§8-2脉冲宽度调制PWM模块内容提要:§8-1模数转换ATD模块A/D转换的基本概念模数转换定义：将时间连续、幅值也连续的模拟信号转换为时间离散、幅值也离散的数字信号。模数转换精度模数转换精度是指二进制的位数。9S12的AD模块有两种精度可选，分别为8位精度（0—255）和10位精度（0—1023）。逐次逼近型A/D转换器的原理逐次逼近型A/D由一个比较器和D/A转换器通过逐次比较逻辑构成，就是将输入模拟信号与不同的参考电压作多次比较，使转换所得的数字

2、量在数值上逐次逼近输入模拟量对应值。。逐次逼近式A/D转换器的工作原理可用天平秤重过程作比喻来说明。若有四个砝码共重15克，每个重量分别为8、4、2、1克。设待秤重量Wx=13克，可以用下表步骤来秤量：顺序砝码重比较判断暂时结果18g8g<13g保留8g2(8+4)g12g<13g保留12g3(8+4+2)g14g>13g撤消12g4(8+4+1)g13g=13g保留13gAD口。ATD子系统输入或通用输入引脚。复位后默认为通用I/O输入引脚并且只能做输入。ATD模块使能后，用作模拟输入。MC9S12DG

3、128有16根AD引脚对应于两个独立的ATD模块：ATDm(m=0或1)。9S12的A/D模块主要特性8位/10位可选择的转换精度；速度快，每进行一次10位的转换，仅仅需要7uS；采样时间可编程；左对齐/右对齐的数据格式，有符号/无符号的转换结果；转换完毕可产生中断；可使用AN7外部触发A/D转换。9S12XDT512的A/D模块外部引脚VRH（84）、VRL（85）：A/D转换模块的参考高电压和参考低电压。实验板上，VRH和VRL分别接AVDD和AGND。VDDA（83）、VSSA（86）：A/D模块提供

4、电源。实验板上，VDDA接到AVDD，VSSA接到AGND。AN7/ETRIG/PAD7（81，82）：模拟量输入通道7，通用数字输入端口。它也可以被配置为A/D转换的外部触发引脚。AN6/PAD6-AN0/PAD0（67-80）：模拟量输入通道6-0，通用数字输入端口。不可以被用作外部触发引脚。注意：两个独立的ATD模块：ATDm(m=0或1)A/D寄存器转换结果寄存器控制寄存器状态寄存器控制寄存器2—ATDmCTL2(m=0或1)ADPU：A/D模块的电源管理：1=正常模式，使能A/D模块；0=低功耗模

5、式，禁止A/D模块。AFFC：标志位是否快速清零：1=对转换结果寄存器访问会自动清除转换完成标志CCF；0=正常模式，访问结果寄存器前读状态寄存器1可以清除转换完成标志CCF。AWAI：等待时是否进入低功耗模式：1=进入，0=正常工作。ETRIGLE、ETRIGP：外部触发的边沿/极性控制。ETRIGE：上两位的使能位。是否允许在AN7输入外部触发信号。1=允许，0=禁止。ASCIE：A/D队列转换完成中断允许位：1=允许；0=禁止。ASCIF：A/D队列转换完成中断标志。BIT76543210RADPUA

6、FFCAWAIETRIGLEETRIGPETRIGEASCIEASCIFWRESET00000000SCAN为ATDmCTL5中的连续转换队列模式选择位控制寄存器3—ATDmCTL3(m=0或1)BIT76543210R0S8CS4CS2CS1CFIFOFZR1FZR0WRESET00100000S8C、S4C、S2C、S1C：定义转换队列的长度。默认长度为4。FIFO：结果寄存器先进先出模式。1=FIFO模式，转换结果是连续存放的；0=非FIFO模式，转换结果放在对应的寄存器中。FRZ1、FRZ0：背景调

7、试冻结模式允许。这两个控制位就决定了，当遇到断点时，A/D模块怎样反应。转换序列长度当调试程序时，如果遇到断点转换序列长度就是需要转换的通道数比如：通道0，1，2作为AD采集通道则转换序列为3，即S2C=1,S1C=1在控制寄存器5ATD0CTL5中：设CCCBCA=000，转换序列从通道0开始；ATD0DR0，ATD0DR1,ATD0DR2存放转换结果设CCCBCA=010，转换序列从通道2开始。仍然是ATD0DR0，ATD0DR1,ATD0DR2存放转换结果控制寄存器4—ATDmCTL4(m=0或1)S

8、RES8：转换精度选择。1=8位精度，0=10位精度。SMP1、SMP0：采样时间选择。可选择2、4、8、16个A/D时钟周期。PRS4、PRS3、PRS2、PRS1、PRS0：A/D时钟分频因子的选择。A/D时钟的计算公式如下图。注意，A/D模块的时钟频率要在500KHz和2MHz之间，所以在选择分频因子时一定要注意。BIT76543210RSRES8SMP1SMP0PRS4PRS3PRS2PRS1PRS0WR