Verilog教程2004

《Verilog教程2004》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、Verilog数字系统设计教程--建模、仿真、综合、验证和实现--北京航空航天大学夏宇闻2004年版课时安排和学习方法十次讲课每次2小时；五次实验每次4小时；一次上机实验考核加面试共4小时；课堂20+20+4=44小时，自己看书40小时共计84小时；理论与实践结合的学习方法；考核方法：认真听课20%；下课复习20%；实验课操作20%；最后考核40%讲课的主要内容复杂数字系统与信号处理的关系为什么要研究复杂的数字逻辑系统设计数字系统的基本方法设计复杂数字系统的工具和手段数字系统的基本结构Verilog语言的特点和基本语法讲课的主要内容Verilog模块和电路结构的关系两种不同的Veril

2、og模块可综合模块的风格测试用模块的编写要点语法要点设计示例分析讲课的目的提醒书本上容易忽略的内容；指出重点和关键点；帮助同学理解书本上的难点；自己看书、上机练习为主；互相认识，以便交流。复杂数字系统与信号处理的关系--接口逻辑+专门设计的高速计算逻辑数字信号处理、计算、程序算法和硬线逻辑的基本概念数字信号处理计算（Computing）算法和数据结构编程语言和程序体系结构硬线逻辑数字信号处理的基本概念现代电子系统设备中广泛使用了数字信号处理专用集成电路。用于数字信号传输中所必需的滤波、变换、加密、解密、编码、解码、纠检错、压缩、解压缩等操作。处理工作从本质上说都是数学运算。完全可以用

3、计算机或微处理器来完成处理工作。计算（Computing）的基本概念“Computing这门学问研究怎样系统地有步骤地描述和转换信息，实质上它是一门覆盖了多个知识和技术范畴的学问，其中包括了计算的理论、分析、设计、效率和应用。它提出的最基本的问题是什么样的工作能自动完成，什么样的不能。”（摘自Denningetal.,“ComputingasaDiscipline,”CommunicationofACM,January,1989）。算法和数据结构的基本概念算法就是解决特定问题的有序步骤。数据结构就是解决特定问题的相应的模型。编程语言和程序的基本概念编程语言：程序员利用一种由专家设计的既

4、可以被人理解，也可以被计算机解释的语言来表示算法问题的求解过程。这种语言就是编程语言。程序：由编程语言所表达的算法问题的求解过程就是。常用的编程语言：C、Pascal、Fortran、Basic或汇编语言。计算机体系结构和硬线逻辑的基本概念计算机体系结构：是一门讨论和研究通用的计算机中央处理器如何提高运算速度性能的学问。硬线逻辑：由与门、或门、非门、触发器、多路器等基本逻辑部件造成的逻辑系统。数字信号处理系统的分类非实时系统：信号处理的工作是可以事后进行。实时系统：信号处理的工作必须在规定的很短的时间内完成。数字信号处理系统的实现非实时系统：通用的计算机和利用通用计算机改装的设备，主

5、要工作量是编写“C”程序。输入/输出数据大多为文本。实时系统：信号处理专用的微处理器为核心的设备，主要工作量是编写汇编程序。输入/输出数据大多为数据流，直接用于控制。实时数字信号处理系统实现中存在的技术难点算法问题。电路实现问题：如果由最快的信号处理专用的微处理器为核心的设备也来不及处理如此大量的数据怎么办呢？实时数字信号处理系统实现中存在的技术难点和解决办法算法问题。研究并行快速算法。电路实现问题：设计并研制具有并行结构的数字和计算逻辑结构和相应的接口逻辑。实时数字信号处理系统实现中存在的技术难点和解决办法电路实现的两个方向：FPGA专用集成电路实时数字信号处理系统实现中

6、存在的技术难点和解决办法用于信号处理的FPGA和专用集成电路（ASIC）设计的方法：VerilogHDL建模、仿真、综合和全面验证。为什么要研究复杂的数字逻辑系统？什么是复杂的数字逻辑系统？嵌入式微处理机系统数字信号处理系统高速并行计算逻辑高速通信协议电路高速编码/解码、加密/解密电路复杂的多功能智能接口门逻辑总数超过几万门达到几百甚至达几千万门的数字系统为什么要设计复杂的数字逻辑系统？对嵌入式系统的性能要求越来越高-通用的微处理机不能满足要求-硬件结构是提高系统总体性能的关键-软件只能提高系统的灵活性能-军用系统的实时、高可靠、低功耗要求-系统的功能专一，但对其各种性能要求极高

7、-降低系统的设计和制造成本设计数字系统的基本方法传统的：线路图现代的：硬件描述语言怎样设计如此复杂的系统？传统的设计方法：-查用器件手册；-选用合适的微处理器和电路芯片；-设计面包板和线路板；-调试；-定型；-设计复杂的系统（几十万门以上）极其困难。怎样设计如此复杂的系统？现代的设计方法：-选用合适的EDA仿真工具；-选用合适电路图输入和HDL编辑工具；-逐个编写可综合HDL模块；-逐个编写HDL测试模块；-逐个做VerilogHDL电路逻辑访