电子钟 课程设计

《电子钟 课程设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、长春建筑学院电子信息工程系课程设计报告课程报告设计名称：数字电子钟的设计与制作学生学号：专业班级：电气工程及其自动化专业学生姓名：目录第一章课程设计要求……………………………………..……………………………..11.1整体设计要求………………………………………………………………...11.2附加设计要求……………………………………………..…………………1第二章设计简介及设计方案论述……………………………………..………….........12.1设计原理简介……………………………………………..……………….…1-14-长春建筑学院电子信息工程系课程设计报告2.2设计方案论述………

2、……………………………………..……………….…2第三章详细设计…………………………………………………………..……………....23.1实验元件及介绍…………………………………………..……………….…23.2模块的详细设计……………………………..…………………………….…63.2.1秒信号发生器……………………………..…………………………….…63.2.2校时电路模块……………………………..…………………………….…83.2.3整点报时电路模块……………………………..……………………….…83.2.4闹钟模块……………………………..………………………………….…9第四章

3、设计结果及分析…………………………………………………..……………....114.1设计电路………………………….…………………………………..…..…114.2运行结果及分析…………………………………………..……….….…….11附录本电路的改进设计………………………………………………………………..…13.-14-长春建筑学院电子信息工程系课程设计报告第一章课程设计要求1.1整体设计要求要求利用Multisim软件仿真设计一款24小时制，可自主校时的数字电子钟。1.2附加设计要求在此电子钟基础上附加闹钟，以及实现整点报时功能。第二章设计简介及设计方案论述2.1设计原理简介数字电

4、子钟由555集成芯片构成的振荡电路、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。在功能方面，对于本次综合设计，还要求有校时、闹钟与整点报时功能。电子钟的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路，闹钟电路组成。秒信号产生器是整个系统的时基信号，它直接决定计

5、时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整。-14-长春建筑学院电子信息工程系课程设计报告2.2设计方案论述本次试验是有六块7SE

6、G等分别显示时间的时针、分针、秒针；并由55集成芯片与与RC组成的多谐振荡器（设定频率f=1HZ）为秒脉冲，秒脉冲送入计数器，计数结果通过六块7SEG显示屏显示出准确的时间；通过门电路的应用实现整点报时功能；而应用开关的常开与常闭加上门电路的使用变成校时电路；运用比较器实现闹钟功能，为设计实验工作流程。本次试验共分四个大模块，分别是24小时显示模块，整点报时模块，校时电路模块以及闹钟模块。第三章详细设计3.1实验元件及介绍1、7490（13片）7490（如图3.1.1）是异步二—五—十进制加法计数器，在本次试验中作为十进制加法计数器。通过不同的连接方式，74LS90可以实现四种不同的

7、逻辑功能；而且还可借助R0（1）、R0（2）对计数器清零，借助R9（1）、R9（2）将计数器置9。其具体功详述如下：（1）计数脉冲从INA输入，QA作为输出端，为二进制计数器。（2）计数脉冲从INB输入，QD、QC、QB、QA作为输出端，为异步五进制加法计数器。（3）若将INB和QA相连，计数脉冲由INA输入，QD、QC、QB、QA作为输出端，则构成异步BCD码十进制加法计数器。（4）若将INA与QD相连，计数脉冲由INB输入，QA、QD、QC、QB作为输