基于Xilinx FPGA IP CORE的可调正弦信号发生器设计

基于Xilinx FPGA IP CORE的可调正弦信号发生器设计

ID:38277301

大小:1.16 MB

页数:4页

时间:2019-05-25

基于Xilinx FPGA IP CORE的可调正弦信号发生器设计_第1页
基于Xilinx FPGA IP CORE的可调正弦信号发生器设计_第2页
基于Xilinx FPGA IP CORE的可调正弦信号发生器设计_第3页
基于Xilinx FPGA IP CORE的可调正弦信号发生器设计_第4页
资源描述:

《基于Xilinx FPGA IP CORE的可调正弦信号发生器设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、!"#$%&'32('5)!"#$%ELECTRONICMEASUREMENTTECHNOLOGY2009*5+!"犡犻犾犻狀狓犉犘犌犃犐犘犆犗犚犈#$%&'()*+,-.!"#1112$%&'()*(1.!"#$%&'(#$)*+430033;2.!"#$%&,-./0&123#$)*+430033)/0:,-./01FPGA23456789:;<=(DDS)>?@AB>CD$EFGHI>FPGAJKLM>NO,PQRSTUV01XilinxFPGAIPCORE>DDS23?@,45WGXYZ[>DDScore,]^_

2、DDS`aCD,b]cdcore>5efghij?@。klmGno,p?@qrssRt23u:EFGHv>FPGALM,wxkyz{9:、

3、}h~>`a,Sz{、f[、:t。123:FPGA;IPCORE;VHDL;456789:;<;4567):TN74189:;<:B犇犲狊犻犵狀狅犳犪犱犼狌狊狋犪犫犾犲狊犻狀犲狑犪狏犲犵犲狀犲狉犪狋狅狉犫犪狊犲犱狅狀犡犻犾犻狀狓犉犘犌犃犐犘犆犗犚犈1112ZhangXianweiRenZhiliangChenGuangWangHua(1.Dept.ofWeaponryEngineeri

4、ng,NavalUniversityofEngineering,Wuhan430033;2.CollegeofNavalArchitectureandPower,NavalUniversityofEngineering,Wuhan430033)犃犫狊狋狉犪犮狋:ToaimatthedefectofthetraditionalmethodsofDirectDigitalFrequencySynthesis(DDS)basedonFPGA,whichrequiremoreprogramcodesandoccupymoreFPG

5、Aresource,AnewdesignmethodofDDSbasedonXilinxFPGAIPCOREisintroduced,itdirectlyappliestheencapsulatedDDScore,andhavenorequirementofwritingDDSprogramcodesbutbeingfamiliarwiththeinterfacedefinitionsandoperationsofthecore.Thepracticalapplicationsshowthatthismethodcangr

6、eatlyimprovethedesignefficiencywithlessFPGAresourceandcanrealizesprogrammablecontrolofthefrequency,phaseandamplitudeofoutputwave,meanwhile,thesignalhasalowdistortion,goodreliabilityandhighresolution.犓犲狔狑狅狉犱狊:FPGA;IPCORE;VHDL;DDS;Sinewave7)¤¥ÀÁ,ÀÁÆÇ>t}jÉ/ÊËn0=>(LUT

7、)>ÌÍ,S-mÌÍÃ>Î6Ïsin(θ(狀))£456789:;<(DirectDigitalFrequencycos(θ(狀)),ÐÑÒ6Ó=DACÔÕÎ,Ö×ØSynthesis,DDS)

8、-1459:;<(DS)h

9、9S¯ÙÓÚz{Î。:;<(PLL)9:;

10、}h~w`ax9::thf[、[16]ky?。GDDS¡¢£FPGA¤¥23,wx¦23§`、Rt23u:。¨©ª°±²³,DDS%&XB¬`´µ¶T·¸mG。¹1DDS>0P»¼¹1犇犇犛#!?@ABCD1.1犇犇犛#!?@

11、ADDS>S9:É:犅犳θ(狀)(1)¹1ºDDS>0P»¼¹。B½¾犳犮犾犽¶¿,

12、}狅狌狋=Δθ犳犮犾犽/2ÀÁ=ÂÃUÄÅ)>ÀÁÆÇh9:È$Δθ(9:9::É:·1·'32(456789犅Δ犳=犳θ(狀)(2)CORELM。B2PQR´DDSClockRate(DDSÄ)、犮犾犽/21.2犇犇犛#CDEFFrequencyResolution(9::)、S6ÏS>2fDDS>kyÛÜGÝG¡¢(ÞßàÓÚ=áâã>ófô;OutputFrequency(S9:)ºw^`>,b]2AD985Xäå)hsæÓw^`J

13、Kçå(FPGA)¿ky。PTUô。CoreGeneratorVWÏDDSÄh9:AD985XäåÝGDDS¡¢,xAD9850Éè,éêÒª<:XOûPÀÁ=6ÏSh6ÏnY。32}>

14、}ÀÁ=、5}>

15、}=h10}>DAC,¹3ÉDDSIPCOREÓ0ÑÒ5efg。Ó0fgwxëì

16、}íî、tf>9

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。