欢迎来到天天文库
浏览记录
ID:38265221
大小:49.00 KB
页数:5页
时间:2019-06-07
《何为阻抗匹配》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、何為"阻抗匹配"?分類:應用電路2010/05/2808:25阻抗匹配(Impedancematching)是微波電子學裡的一部分,主要用於傳輸線上,來達至所有高頻的微波信號皆能傳至負載點的目的,不會有信號反射回來源點,從而提升能源效益。大體上,阻抗匹配有兩種,一種是透過改變阻抗力(lumped-circuitmatching),另一種則是調整傳輸線的波長(transmissionlinematching)。要匹配一組線路,首先把負載點的阻抗值,除以傳輸線的特性阻抗值來歸一化,然後把數值劃在史密夫圖表上。 改變阻抗力把電容或
2、電感與負載串聯起來,即可增加或減少負載的阻抗值,在圖表上的點會沿著代表實數電阻的圓圈走動。如果把電容或電感接地,首先圖表上的點會以圖中心旋轉180度,然後才沿電阻圈走動,再沿中心旋轉180度。重覆以上方法直至電阻值變成1,即可直接把阻抗力變為零完成匹配。 調整傳輸線由負載點至來源點加長傳輸線,在圖表上的圓點會沿著圖中心以逆時針方向走動,直至走到電阻值為1的圓圈上,即可加電容或電感把阻抗力調整為零,完成匹配阻抗匹配則傳輸功率大,對於一個電源來講,單它的內阻等於負載時,輸出功率最大,此時阻抗匹配。最大功率傳輸定理,如果是高頻的話
3、,就是無反射波。對於普通的寬頻放大器,輸出阻抗50Ω,功率傳輸電路中需要考慮阻抗匹配,可是如果信號波長遠遠大於電纜長度,即纜長可以忽略的話,就無須考慮阻抗匹配了。阻抗匹配是指在能量傳輸時,要求負載阻抗要和傳輸線的特徵阻抗相等,此時的傳輸不會產生反射,這表明所有能量都被負載吸收了.反之則在傳輸中有能量損失。高速PCB佈線時,為了防止信號的反射,要求是線路的阻抗為50歐姆。這是個大約的數字,一般規定同軸電纜基帶50歐姆,頻帶75歐姆,對絞線則為100歐姆,只是取個整而已,為了匹配方便.阻抗從字面上看就與電阻不一樣,其中只有一個阻字
4、是相同的,而另一個抗字呢?簡單地說,阻抗就是電阻加電抗,所以才叫阻抗;周延一點地說,阻抗就是電阻、電容抗及電感抗在向量上的和。在直流電的世界中,物體對電流阻礙的作用叫做電阻,世界上所有的物質都有電阻,只是電阻值的大小差異而已。電阻小的物質稱作良導體,電阻很大的物質稱作非導體,而最近在高科技領域中稱的超導體,則是一種電阻值幾近於零的東西。但是在交流電的領域中則除了電阻會阻礙電流以外,電容及電感也會阻礙電流的流動,這種作用就稱之為電抗,意即抵抗電流的作用。電容及電感的電抗分別稱作電容抗及電感抗,簡稱容抗及感抗。它們的計量單位與電阻
5、一樣是奧姆,而其值的大小則和交流電的頻率有關係,頻率愈高則容抗愈小感抗愈大,頻率愈低則容抗愈大而感抗愈小。此外電容抗和電感抗還有相位角度的問題,具有向量上的關係式,因此才會說:阻抗是電阻與電抗在向量上的和。阻抗匹配是指負載阻抗與激勵源內部阻抗互相適配,得到最大功率輸出的一種工作狀態。對於不同特性的電路,匹配條件是不一樣的。在純電阻電路中,當負載電阻等於激勵源內阻時,則輸出功率為最大,這種工作狀態稱為匹配,否則稱為失配。當激勵源內阻抗和負載阻抗含有電抗成份時,為使負載得到最大功率,負載阻抗與內阻必須滿足共扼關係,即電阻成份相等,
6、電抗成份隻數值相等而符號相反。這種匹配條件稱為共扼匹配。 一.阻抗匹配的研究在高速的設計中,阻抗的匹配與否關係到信號的質量優劣。阻抗匹配的技術可以說是豐富多樣,但是在具體的系統中怎樣才能比較合理的應用,需要衡量多個方面的因素。例如我們在系統中設計中,很多采用的都是源段的串連匹配。對於什麼情況下需要匹配,採用什麼方式的匹配,為什麼採用這種方式。例如:差分的匹配多數採用終端的匹配;時鐘採用源段匹配; 1、串聯終端匹配串聯終端匹配的理論出發點是在信號源端阻抗低於傳輸線特徵阻抗的條件下,在信號的源端和傳輸線之間串接一個電阻R,使源
7、端的輸出阻抗與傳輸線的特徵阻抗相匹配,抑制從負載端反射回來的信號發生再次反射.串聯終端匹配後的信號傳輸具有以下特點:A由於串聯匹配電阻的作用,驅動信號傳播時以其幅度的50%向負載端傳播;B信號在負載端的反射係數接近+1,因此反射信號的幅度接近原始信號幅度的50%。C反射信號與源端傳播的信號疊加,使負載端接受到的信號與原始信號的幅度近似相同;D負載端反射信號向源端傳播,到達源端后被匹配電阻吸收;?E反射信號到達源端后,源端驅動電流降為0,直到下一次信號傳輸。相對並聯匹配來說,串聯匹配不要求信號驅動器具有很大的電流驅動能力。選擇串
8、聯終端匹配電阻值的原則很簡單,就是要求匹配電阻值與驅動器的輸出阻抗之和與傳輸線的特徵阻抗相等。理想的信號驅動器的輸出阻抗為零,實際的驅動器總是有比較小的輸出阻抗,而且在信號的電平發生變化時,輸出阻抗可能不同。比如電源電壓為+4.5V的CMOS驅動器,在低電平時典型的輸出阻抗為
此文档下载收益归作者所有