资源描述：
《基于改进混合式CORDIC 算法的直接数字频率合成器设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、第6期电子学报Vol.36No.62008年6月ACTAELECTRONICASINICAJune2008基于改进混合式CORDIC算法的直接数字频率合成器设计张晓彤,辛茹,王沁,李涵(北京科技大学计算机系,北京100083)摘要:提出一种新的面积优化的直接数字频率合成器设计方案.采用改进混合式CORDIC算法,通过削减旋转相位判断电路和乘法单元,改进和调整相位旋转误差,并利用简单的移位和加/减电路完成复杂的幅度修正,降低了电路复杂度,缩减了电路规模.结构上采用流水线式多级循环迭代技术,实现移位和加/减电路的高度复
2、用.实验结果表明本方法输出频谱杂散小于70dB,并在运算速度和资源利用率上具有一定的优势.该设计已成功用于宽带网络SoC芯片的频率调制模块.关键词:直接数字频率合成器;混合式CORDIC;面积优化;多级循环迭代中图分类号:TP3022文献标识码:A文章编号:03722112(2008)06114405DesignofDirectDigitalFrequencySynthesizerBasedonImprovedHybridCORDICAlgorithmZHANGXiaotong,XINRu,WANGQin,LIHan
3、(ComputerScienceDepartment,UniversityofScienceandTechnologyBeijing,Beijing100083,China)Abstract:Anareaefficientdesignproposalofadirectdigitalfrequencysynthesizerispresented.Itadoptstheimprovedhybridcoordinaterotationdigitalcomputer(CORDIC)algorithm.Bycuttingdownallofrotatio
4、nalphasedecisioncircuitsandmultipliers,adjustingrotationalphaseerror,andfinishingcomplicatedamplitudeamendmentwithsimpleshiftandadditionsubtractioncircuits,theproposalcandecreasethehardwarecomplexityandreducethecircuitarea.Thepipelinemultilevelloopiterationimplementationar
5、chitectureisadoptedforreusingshiftingandadditionsubtractioncomponentshighly.Thesimulationindicatesthatthemiscellaneousinterferenceofoutputfrequencyspectrumislowerthan-70dB.Andthedesignhassuperiorspeedandresourceusage.TheVLSIdesignproposalhasbeenusedinafrequencymodulationmodu
6、leofthebroadbandnetworkSystemonChip(SoC)platform.Keywords:directdigitalfrequencysynthesizer;hybridCORDIC;areaefficient;multilevelloopiteration[1]1引言限制,性能提高很有限;泰勒级数求值法运算复杂,在[2]频率合成技术是现代通信系统的重要组成部分,它硬件实现的复杂度和速度上受到一定限制;CORDIC将一个或多个高稳定性和高准确度的基准频率经过一算法只需要简单的移位和加/减电路即可完成大部分计定变换
7、,产生同样稳定度和准确度的任意频率.随着现算功能,易于VLSI或FPGA实现,因此得到了越来越多[3,4]代通讯技术的发展,对频率合成技术的带宽、分辨率、转的关注.换速度等要求不断提高,直接数字频率合成器(Direct本文提出一种适用于VLSI设计的直接数字频率合DigitalFrequencySynthesizer,DDFS)以频率转换快、输出成器实现新方法.首先,在传统CORDIC算法基础上加信号建立时间短、频谱纯度高、输出信号频率范围大、全以改进,提出一种新的改进混合式CORDIC算法,该算数字化处理、便于单片集成等优越性能,得到了广泛应法可
8、预先确定各级迭代的旋转方向,并对产生的相位误用.目前,直接数字频率合成器的实现方法主要有ROM差进行调整,同时利用软硬件协
