乘除法和开方运算的FPGA串行实现

乘除法和开方运算的FPGA串行实现

ID:38129224

大小:457.40 KB

页数:3页

时间:2019-05-29

乘除法和开方运算的FPGA串行实现_第1页
乘除法和开方运算的FPGA串行实现_第2页
乘除法和开方运算的FPGA串行实现_第3页
资源描述:

《乘除法和开方运算的FPGA串行实现》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、您的论文得到两院院士关注PLDCPLDFPGA应用文章编号:1008-0570(2008)02-2-0167-02乘除法和开方运算的FPGA串行实现SerialImplementationofMultiplication,divisionandSquareRootOperationbasedonFPGA(解放军信息工程大学)陈国军万明康王大鸣郭锐CHENGUOJUNWANMINGKANGWANGDAMINGGUORUI摘要:高精度的乘除法和开方等数学运算在FPGA实现中往往要消耗大量专用乘法器和逻辑资源。在资源敏感而计算时延要求较低的应用中,以处理时间换取资源的串行运算方法具有广泛的应用

2、价值。本文即给出了采用递推结构的乘除法和开方运算的串行实现方法,该方法具有占用硬件资源少,实现简单的特点。关键字:乘除法;开方;FPGA;串行中图分类号:TP312文献标识码:BAbstract:AgreatamountofmultipliersandlogicresourceswouldalwaysbeconsumedinFPGAimplementedhighaccuracymultipli-cation,divisionandsquarerootoperations.Intheapplicationswhicharesensitivetoresourceandhavelowrequi

3、rementindelay,theserialimplementationofmultiplication,divisionandsquarerootoperationscouldbeappliedbroadly,whichcouldbarterprocessingtimeforresource.Thispaperproposedtheserialimplementationofmultiplication,divisionandsquarerootoperationsbyusingrecur-sivearchitecture,whichcharacterizewithsavinghar

4、dwareresourceandimplementingeasily.技Keywords:multiplication,division,squareroot,FPGA,serial术值,Booth算法单次循环的操作方式取决于表达式(yi+1-yi)的值,1引言可表示为下表:创在FPGA的开发应用中,大多数EDA软件(后面以altera表1QuartursII为例)都提供乘除法、开方运算的设计向导,或提供新LPM宏函数,但普遍占用资源量大。而在许多信号处理应用中,要求计算精度高、资源敏感而计算时延要求并不高,这时我们需要一种保证计算正确且资源开销最低的FPGA实现方法,本文给出了实现乘除

5、法、开方运算的FPGA串行实现算法,并与LPM宏函数进行了性价比比较。结果表明,本文给出的各算法计算准确,资源量远小于调用LPM宏函数。2算法描述2.1乘法由于原码乘法实现相对简单,并结合实际应用情况,我们重点讨论补码乘法的实现方法。一种比较好的带符号数乘法的方法是布斯(Booth)算法。设y=y0,yly2⋯yn为被乘数,x为乘数,yi是第i位(当前位)(i=3l,30,⋯⋯,1,0),那么Booth算法可表示为下式:图1实现结构如图1。可见,本算法将乘法转化为串行的加减和乘法过程中,每次循环中的运算可表示对于移位运算,从而节省了大量逻辑资源。项的加法运算,由于乘以2的幂只需向左移位操

6、作,那么乘积右2.2除法移一位,相对而言可以认为乘数被放大两倍。可见Booth算法只除法计算我们采用经典的计算的方式,这种算法的实现思采用加法、减法和右移操作便可计算补码数据的乘积。对乘数路清晰,实现的结构也很简单。我们首先介绍原码除法的实现。从低位开始判断,根据两个数据位的情况决定进行加法或减法设:A、B均为无符号数,A=1011,B=0011,求A/B。其计算如运算,每次将乘积项向右移一位。判断的两个数据位为当前位下图2:及其右边一位,初始时需要增加一个辅助位0。根据yi与yi+1的其特点可归纳如下:(1)每次比较余数(被除数)和除数的大小,确定商为1还陈国军:硕士研究生《PLC技术

7、应用200例》邮局订阅号:82-946360元/年-167-PLDCPLDFPGA应用中文核心期刊《微计算机信息》(嵌入式与SOC)2008年第24卷第2-2期是0;(1)初始化数据,;(2)每做一次减法,保持余数不动,低位由被除数低位补进,(2)if再减去右移后的除数。else;(3)ifelse;(4)重复步骤2和步骤3,直到k=0;(5)if。图2这里有8-bits,有9-bits,例如对于补码除法运算,为了简化中间判断过程,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。