07年,数字电路期末a卷new

《07年,数字电路期末a卷new》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、浙江工业大学06/07学年第二学期《数字电路和数字逻辑》期终考试试卷A姓名学号班级题序一二三四五六七八总评记分一、选择题（每小题3分，共30分）1．与十进制数78所对应的二进制数和十六进制数分别为。（1）1100001B，61H；（2）1001110B，4EH；（3）1100001B，C2H；（4）1001110B，9CH。2．对TTL与非门电路，以下说法是错误的：（1）输入端悬空会造成逻辑出错；（2）输入端接510kΩ的大电阻到地相当于接高电平1；（3）输入端接510Ω的小电阻到地相当于接低电平0；（4）输入端

2、接低电平时有电流从门中流出。3．逻辑门输入A、B和输出F的对应关系如图1所示，则F（A，B）为。（1）F=AB（2）F=A+B（3）F=（4）F=A⊕B（图1）4．在同步工作条件下，JK触发器的现态Qn=0，要求Qn+1=1，则应使。（1）J=K=0（2）J=0，K=1（3）J=1，K=×（4）J=0，K=×5．下列电路中，不属于组合逻辑电路的是。（1）译码器（2）全加器（3）寄存器（4）编码器6．由555定时器构成的单稳态触发器，其输出脉冲宽度取决于。（1）电源电压；（2）触发信号幅度；（3）触发信号宽度；（4

3、）外接RC的数值。7．若已知，判断等式成立的最简单方法是依据以下规则：(1)代入规则；（2）对偶规则；（3）反演规则；（4）互补规则。8．组合逻辑电路中的险象是由于引起的。（1）电路未最简（2）电路有多个输出（3）电路中的时延（4）逻辑门类型不同9．在频率为5kHz的时钟脉冲作用下，将4位串行数据输入4位的移位寄存器，经过可转换为4位并行数据输出。（1）0.8ms（2）0.4ms（3）8µs（4）4µs10．某计数器的输出波形如图2所示，该计数器是进制计数器。（图2）二、（8分）试用卡诺图法将下列具有约束条件的逻

4、辑函数化为最简“与或”式。F（A,B,C,D）=∑m(1,4,9,13)+∑d(5,6,7,10)三、（6分）判断图3中两电路能否正常工作，并说明理由。（图3）四、（10分）已知8选1数据选择器74LS151构成的逻辑电路如图4所示，请写出输出L的逻辑函数表达式，并将它化成最简“与或”表达式。（图4）五、（12分）用与非门设计一组合电路，其输入为三位二进制数，当输入能被2或3整除时，输出F=1，其余情况F=0。（设0能被任何数整除，要求有设计过程，最后画出电路图。）六、（8分）已知CP波形，试画出图5所示电路Q及

5、Z端的波形（设触发器的初态为“0”）。（图5）七、（14分）由四位二进制计数器74161及门电路组成的时序电路如图6所示，其中74161的功能如附表所示。要求：（1）分别列出X=0和X=1时的状态转换图；（2）指出该电路的功能。（图6）附表74161功能表CPEPETD3D2D1D0Q3Q2Q1Q0×0×××××××0000↑10××ABCDABCD×110×××××保持×11×0××××↑1111××××计数八、（12分）试分析图7所示同步时序逻辑电路，画出状态图和主循环波形图，并指出该电路是否有自启动能力。（

6、图7）