DSP慢速外设接口的时序控制

DSP慢速外设接口的时序控制

ID:38033407

大小:322.00 KB

页数:6页

时间:2019-05-24

DSP慢速外设接口的时序控制_第1页
DSP慢速外设接口的时序控制_第2页
DSP慢速外设接口的时序控制_第3页
DSP慢速外设接口的时序控制_第4页
DSP慢速外设接口的时序控制_第5页
资源描述:

《DSP慢速外设接口的时序控制》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、TMS320F2812慢速外设接口的时序控制摘要 TMS320F2812通常能够实现与常用外围芯片的时序匹配,如RAM、D/A等;但是,当遇到读、写周期十分缓慢的输入/输出设备,如液晶显示模块、打印机、键盘时,就需要设计相应的外部硬件等待电路。本文对定点DSP芯片的外部接口时序进行分析和研究;着重探讨TMS320F2812与液晶显示模块直接连接时的时序匹配问题,并提供相关解决方案。引言   TMS320F2812(以下简称F2812)是美国德州仪器公司(TI公司)推出的C2000家族中最新一代产品。该芯片采用32位操作,大大提高了处理能力,主频可以工作在150MHz(时钟周期可达

2、6.67ns),其先进的内部和外设结构使得该处理器主要用于大存储设备管理、高性能的控制场合。较之C2000系列的其他产品,该芯片的时序操作更加灵活、独立。为了进一步理解F2812和缓慢外设的接口和设计技术,有必要讨论该芯片时序操作的特点。1F2812的读写时序特点   在F2812中,对外部器件的读、写访问都是通过外部接口模块XINTF来实现的。它类似于C240X的外部接口,但也作了三方面的改进。   ①原来的TMS320LF240X系列,程序存储空间、数据存储空间和I/o空间都映射在相同的地址(0000~FFFF),对它们的访问是通过不同的指令来区分的;而在F2812中,外部接

3、口模块分成了5个固定的存储映像区域:XZCS0、XZCSl、XZCS2、XZCS6、XZCS7,可寻址1MB的片外存储器空间,具有独立的地址。   ②F2812的每个XINTF区都有一个片选信号。其中,有地区域的片选信号在内部是“与”在一起的,组成了一个共享的芯片选择,比如XZCSo和XZXSl共享一个片选信号XZCSO、ANDI,XZCS6和XZCS7共享一个片选信号XZCS6XZCS7.在这种方式下,同一个外部器件可被连到两个区,或者可以用外部译码逻辑来区分这两个区。   ③5个固定存储映像区域的每一个区还可以分别对等待状态数、读写选通信号的建立时间、激活时间和保持时间进行编

4、程。   可编程的等待状态、芯片选择和可编程的选通时间使得该接口与外部存储器及外设脱离了联系,可以灵活、独立地进行外部扩展。这里,对外部器件进行读、写访问的基时钟是xINTF内部时钟xTIMCLK。通过写XINTF-CNJF2寄存器的XTIMCLK位,可以将该时钟配置成与SYSCLK0UT相等和等于SYSCLKOUT的1/2,并且,对任何一个映射在XINTF区的外部器件进行读、写访问都可划分为建立、激活和跟踪三个阶段。可以通过相应的XTIMINCO/1/2/6/7寄存器来设置这三个阶段的周期,使之满足系统的需要。F2812的读写时序如图1、2所示。   由图1、2可知,在建立阶段

5、,相应XINTF区的片选信号变为低电平,地址有效;默认情况下,该阶段的周期为最大值——6个XTIMCLK周期。在激活阶段,对外部器件进行访问:在读访问时,读选通信号(XRD)变低并将数据锁入DSP;在写访问时,写使能信号(XWE)变低并将数据放置在数据总线上。默认情况下,该阶段的周期为最大值——14个XTIMCLKK。在跟踪阶段,读或写选通信号变回为高电平,但其地址仍保持有效。默认情况下,该阶段的周期为最大值——6个XTIMCLK周期。   由此可得,F2812的读、写周期(激活阶段)的最大值为14个XTIMCLK周期。如果将XTIMCLK的频率设置为SYSCLKOUT的1/2,

6、则读、写周期的最大值为180ns;并且,其读、写操作数据的保持时间最大可以达到6个XTIMCLK周期——80ns。因此,F2812能够实现与常用外围芯片的时序匹配,如RAM、D/A等;但是,当遇到读、写周期十分缓慢的输入/输出设备,如液晶显示模块、打印机、键盘时,就需要设计相应的外部硬件等待电路。2 液晶显示模块的读写时序   以深圳市拓普微公司的LM19264A汉字图形液晶显示模块为例,读写时序如图3、4所示。   该液晶模块的使能信号E的周期tcYc最小为1500ns,使能信号脉冲宽度tWEH、twEL最小为700ns。在E为高电平时,该液晶模块处于读、写周期。如果采用直接控

7、制方式,即CPU采用总线方式控制液晶模块,DSP的读、写周期最大值为180ns,而液晶模块的读、写周期,即E的高电平信号,最小为700ns。DSP的读、写时序不能满足该液晶模块的要求。如果采用间接的控制方式,即CPU采用并口方式控制液晶模块,可以实现二者的时序匹配,但会降低接口效率。显然,最好的方法就是设计相应的外部硬件等待电路来扩展DSP的读、写周期。3F2812的XREADY信号   F2812通过采样XREADY信号,可以扩展读、写访问的激活阶段。因此,可以利用该信号讲行硬

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。