组合逻辑电路(4课时)

《组合逻辑电路(4课时)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章组合逻辑电路1例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1）首先指明逻辑符号取“0”、“1”的含义。2）根据题意列出真值表。真值表三个按键A、B、C按下时为“1”，不按时为“0”。灯是F，灯亮为“1”，否则为“0”。2、例题2真值表3）画出卡诺图，并用卡诺图化简。ABC0001111001ABACBC34）根据逻辑表达式画出逻辑图。&1&&ABBCF用与或门实现4&&&&ABCF若用与非门实现5甲乙两校举行联欢会，入场券分红、黄两种，甲校学生持红票入场，乙校学生持黄票入场。

2、会场入口处如设一自动检票机：符合条件者可放行，否则不准入场。试画出此检票机的放行逻辑电路。6某汽车驾驶员培训班进行结业考试，有三名评判员，其中A为主裁判员，B和C为副裁判员。在评判时，按照少数服从多数的原则通过，但主裁判员认为合格，亦可通过。试用“与非”门构成逻辑电路实现此评判规定。7设A,B,C,D是一个8421码的四位，若此码表示的数字x符合x小于3或x大于6时，则输出为1，否则为0。试用“与非”门组成逻辑图。8某同学参加四门课程考试，规定如下：（1）课程A及格得1分，不及格得0分；（2）课程B及格得2分，不及格得0分；（3）课程C及格得4分，不及格得0分；（4）

3、课程D及格得5分，不及格得0分。若总得分大于8分（含8分），就可结业。试用“与非”门画出实现上述要求的逻辑电路。9实现多位二进制数相加的集成电路串行进位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，运算速度不高。2、多位加法器010将两个一位数A和B进行大小比较，一般有三种可能：A>B,AB,FABFA

4、A=B0001101100100100100111一位比较器逻辑图12用与非门实现，并且低电平有效。132、集成数值比较器（多位数值比较器）比较原则：1.先从高位比起，高位大的数值一定大。2.若高位相等，则再比较低位数，最终结果由低位的比较结果决定。请根据以上原则设计一下：每位的比较应包括几个输入、输出？14四位数值比较器的比较原则A3>B3100A3=B3A2=B2A1=B1A0=B0010A3=B3A2=B2A1=B1A0B0100A3=B3A2=B2A1B1100A3

5、=B3A2B2100A3B)(A=B)(AB)i”端和“(A

6、结果决定于“级联输入”端这说明：18四位数值比较器74LS85逻辑图19四位数值比较器74LS85引脚图应用“级联输入”端能扩展逻辑功能20例如，将两片四位比较器扩展为八位比较器。四位比较器扩展为八位比较器3、集成比较器功能的扩展（1）串联方式扩展可以将两片芯片串联连接，即将低位芯片的输出端FA>B,FAB,AB）i（ABA=BA

7、B2（A=B）i74LS85（A>B）i（ABA=BABA>C，则A最大；若A