组成原理考前辅导笔记-北京邮电大学-E

《组成原理考前辅导笔记-北京邮电大学-E》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《计算机组成原理》习题及解答(第三部分）北京邮电大学计算机科学与技术学院第六章习题简答题画出PCI总线结构框图，说明HOST总线，PCI总线，LAGACY总线的功能。答：简答题HOST总线：该总线又称CPU总线，系统总线，主存总线等，它不仅连接主存，还可连接多个CPU。PCI总线：连接各种高速的PCI设备。PCI设备可以是主设备，也可以是从设备或兼而有之。系统中允许有多条PCI总线。它们可以使用HOST桥与HOST总线相连，也可以使用PCI/PCI桥与已知HOST桥连接的PCI总线相连。从而得已扩充整个系统的PCI总线负载能力。LAGACY总线：可以是ISA,EIS

2、A,MCA等这类性能较低的传统总线，以便充分利用市场上现有的适配器卡，支持中，低速I/O设备。简答题集中式仲裁有几种方式？画出链式查询方式的逻辑结构框图，说明其工作原理。答：有三种方式：链式查询方式，计数器定时查询方式，独立请求方式。链式查询方式的工作原理：链式方式，除一般数据总线D和地址总线A外，主要有三根控制线：中央仲裁器BS（忙）：该线有效，表示总线正被某外设使用。BR（总线请求）：该线有效，表示至少有一个外设要求使用总线。BG（总线同意）：该线有效，表示总线控制部件响应总线请求（BR）。链式查询方式的主要特征是总线同意信号BG的传送方式：串行地从一个I/O接口

3、送到下一个接口。假如BG到达的接口无总线请求，则接着往下传；假如BG到达的接口有总线请求，BG信号不再往下传。这意味着I/O接口就获得了总线使用权。简答题何谓分布式仲裁？画出逻辑结构图进行说明。答：分布式仲裁以优先级仲裁策略为基础。每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的请求不予响应，并撤消它的仲裁号。最后获胜者的仲裁号保留在仲裁总线上。总线仲裁如图所示。简答题总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请

4、画出读数据的同步时序图。解：总线的一次信息传送过程，大致分为如下五个阶段：请求指令，总线仲裁，寻址（目的地址），信息传送，状态返回（或错误报告）。在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定。如图所示，总线周期从t0开始到t3结束。在t0时刻，由CPU产生设备地址放在地址总线上，同时经控制线指出操作的性质（如读内存或读I/O设备）。有关设备接到地址码和控制信号后，在t1时刻，按CPU要求把数据放到数据总线上，然后，CPU在时刻t2进行数据选通，将数据接收到自己的寄存器。此后，经过一段恢复时间，到t3时刻，总线周期结束，可以开始另一个新的数据传送。简答题

5、总线的一次信号传送过程大致分为哪几个阶段？若采用异步定时协议，请画出读数据的异步时序图。答：分五个阶段：请求总线，总线仲裁，寻址（目的地址），信息传送，状态返回（或错误报告）简答题总线的一次数据传送过程大到分哪几个阶段？比较同步定时与异步定时的优缺点.解：一次总线的信息传送过程，大致可分为如下五个过程：请求总线，总线仲裁，寻址（目的地址），信息传送，状态返回（或错误报告）。比较：同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定，由于采用公共时钟，每个功能块什么时候发送或接受信息都由统一时钟规定，因此，同步时钟具有较高的传输速率。由于同步总线必须按最慢的模块来

6、设计公共时钟，当各功能模块存取时间相差很大时，会大大损失总线效率。异步定时协议中，后一事件出现在总线上的时刻取决与前一事件的出现，即建立在应答式或互锁机制基础上。它的优点是总线时间可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上，但这以增加总线的复杂性和成本为代价。分析题分析说明下图所示某CPU总线周期时序图。分析题解：该总线系统采用同步定时协议。总线周期是在时钟信号CLK和CLK2定时下完成的并与所有的机器周期保持时间上的同步。一个机器周期由2个CLK时钟周期组成（T1，T2节拍）。机器周期1为读指令周期（W/R=0，D/C=0，

7、M/IO=1）。在T1时间主方CPU送出ADS=0信号，表式总线上的地址及控制信号有效，在T2时间末尾，从方存储器读出指令并送到数据线D0—D31上，同时产生READY=0信号，通知CPU本次“读出”操作已完成。机器周期2为读数据周期，除了D/C=1外，其余与机器周期1相同。机器周期3为写数据周期，W/R=1，写入的数据由CPU输出到数据线D0—D31上。假如在一个机器周期内能完成写入操作，则在T2末尾由存储器产生READY=0信号，。假如T2末尾尚未完成写入操作，则READY=1，并将T2延长一个时钟周期。CPU在后一个T2末尾检测READY=0，