资源描述：
《组成原理03年考前辅导笔记-北京邮电大学E》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、《计算机组成原理》 习题及解答(第二部分）北京邮电大学计算机科学与技术学院第五章习题分析题下图所示的CPU逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器IM最大容量为16384字（字长18位），数据存储器DM最大容量是65536字（字长16位）。各寄存器均有“打入”(Rin)“送出”(Rout)控制命令，但图中未标出。设机器指令格式为1713120OPX加法指令可写为“ADDX(Ri)”,其功能是(AC0)+((Ri)+X)→AC1,其中((Ri)+X)部分通过寻址方式指向数据存储器DM。现取Ri为R1。画出ADD指令的指令周期流程图，写明“数据通路”和相应的
2、微操作控制信号。分析题分析题解：加法指令“ADDX(Ri)”是一条隐含指令，其中一个操作数来自AC0.另一个操作数在数据存储器DM中，其地址由通用寄存器的内容（Ri）加上指令格式中的X量值决定。其指令周期流程图如下图，相应的微程序控制符号标在框图外面。AC0out,+,DDRout,AC1inPC->IARPCout,IARinIDR->IRIDRout,IRinIM->IDR读IM,IDRinR1+IR(X)->AC1R1out,Xout,+,AC1inAC1->DARAC1out,DARinDM->DDR读DM,DDRinAC0+DDR->AC1分析题某16位机运算器框图
3、如图所示，其中ALU为加法器，SA,SB为锁存器，4个通用寄存器的读/写控制符号如下表所示：分析题(1)请设计微指令格式（只考虑控制字段）。(2)“ADDR0,R1”指令完成(R0)+(R1)R1的操作，画出微程序流程图。分析题解:其中:LDSA,LDSB为锁存器打入信号，CLR为SB清零信号LSB为SB送原码控制信号LSB为SB送反码控制信号R1SBP(1)SA+SBR1取指R0SA分析题下图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W信号控制），AR为主存地址寄存器，DR为数据缓冲寄存器。ALU由加减控制信号决定
4、完成何种操作。控制信号G控制的是一个门电路。另外，线上标注有控制信号，例如Yi表示Y寄存器的输入控制信号，R10表示寄存器R1的输出控制信号。未标注的线为直通线，不受控制。现有“ADDR2,R0”指令完成(R0)+(R2)→R0的功能操作。请画出该指令的指令周期流程图，并列出相应的微程序控制信号序列。假设该指令的地址已放入PC中。分析题分析题解：ADD指令是加法指令，参与运算的二数放在R0和R2中，相加结果放在R0中。指令周期流程图包括取指令阶段和执行指令阶段两部分。每一方框表示一个CPU周期。其中框内表示数据传送路径，框外列出微操作控制信号。分析题某机主要功能部件如图所示，
5、其中Ｍ为主存，MBR为主存数据寄存器，MAR为主存地址寄存器，IR为指令寄存器，PC为程序计数器，Ｒ0~~Ｒ3为通用寄存器，Ｃ,Ｄ为暂存器分析题请补充各部件之间的主要联结线，并注明数据流动方向画出“ＡＤＤ（Ｒ1），（Ｒ2）＋”指令周期流程图。该指令的含义是进行求和运算，源操作数地址在Ｒ1中，目标操作数寻址方式为自増型寄存器间接寻址方式（先取地址后加１）。解：分析题“ADD（R1），（R2）+”指令是SS型指令，源操作数的地址在R1，操作数在主存，所以是R1间接寻址。目的操作数也在主存，由R2间接寻址，但R2的内容要加1进行修改。指令周期流程图如下：分析题今有4级流水线，分别完
6、成取指，指令译码并取数，运算，送结果四步操作，今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns.请问：(1)流水线的操作周期应设计为多少？(2)若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第2条指令要推迟多少时间进行？(3)如果在硬件设计上加以改进，至少需要推迟多少时间？解：(1)流水线的操作时钟周期t按四步操作中最长时间来考虑,所以t=100ns.(2)两条指令发生数据相关冲突情况:ADDR1,R2,R3;R2+R3→R1SUBR4,R1,R5;R1-R5→R4两条指令在流水线中执行情况如下表所示:时钟指令1234567ADDIFIDEX
7、WBSUBIFIDEXWB分析题ADD指令在时钟4时将结果写入寄存器堆(R1),但SUB指令在时钟3时读寄存器堆(R1).本来ADD指令应先写入R1,SUB指令后读R1,结果变成SUB指令先读R1,ADD指令后写R1,因而发生两条指令间数据相关.如果硬件上不采取措施,第2条指令SUB至少应推迟2个操作时钟周期(2×100ns).(3)如果硬件上加以改进(采取旁路技术),可推迟1个操作时钟周期(100ns)。分析题下图给出了微程序控制的某计算机的部分微指令序列，图中每一框代表一条微指令。分支点a由指令寄存
