实验3 组合逻辑电路(更新)

《实验3 组合逻辑电路(更新)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验3组合逻辑电路浙江大学电工电子基础教学中心白志红实验目的掌握组合集成电路芯片的功能检查方法。熟悉全加器和奇偶位判断电路的工作原理。掌握组合逻辑电路功能的测试和设计方法。实验器材数字实验箱。与非门74LS00两片。与或非门74LS55两片。实验预习写出与非门74LS00和与或非门74LS55的逻辑功能检查方法。用与非门74LS00和与或非门74LS55设计一个全加器电路，画出电路图。用与非门74LS00和与或非门74LS55设计四位数奇偶位判断电路，画出电路图。实验原理组合逻辑电路设计的一

2、般步骤：a)根据给定的功能要求，列出真值表；b)求各个输出逻辑函数的最简“与-或”表达式；c)将逻辑函数形式变换为设计所要求选用逻辑门的形式；d)根据所要求的逻辑门，画出逻辑电路图。实验内容1.74LS00、74LS55的逻辑功能测试。2.全加器电路的设计和功能测试。3.四位奇偶判断电路的设计和功能测试。实验内容1.74LS00、74LS55的逻辑功能测试思路：组合电路功能通常按真值表测试。实验内容2.全加器电路的设计设计思路：先用一片74LS00或一片74LS55实现半加器的和，再用半加器和实现全加器的和及

3、进位输出。''[A,B]->[Si',Ci'])CiSi[0,0]->[0,0];[0,1]->[1,0];[1,0]->[1,0];一位半加器[1,1]->[0,1];'S=A⊕B=AB+ABABi=AB+AB实验内容[A,B,Ci-1]->[Si,Ci])CiSi[0,0,0]->[0,0];[0,0,1]->[1,0];[0,1,0]->[1,0];一位全加器[0,1,1]->[0,1];[1,0,0]->[1,0];[1,0,1]->[0,1];ABC[1,1,0]->[0,1];i-1[1,1,1]-

4、>[1,1];Si=A⊕B⊕Ci−1Ci=AB+BCi−1+ACi−1'''=AB+CS=SC+SCi−1iii−1ii−1实验内容3.四位奇偶判断电路的设计设计思路：用半加器或全加器的和实现奇偶判断。Z=A⊕B⊕C⊕D=S⊕Di3个半加器和全加器和实验注意事项输入端信号用实验器上的数据开关。注意实验时多余输入端的处理。在验证电路的逻辑功能时，如发现与要求不符，应首先检查设计有无问题，然后再检查集成电路所加的电源是否正常。在查找电路故障时，应用逻辑笔，从电路的输入端至输出瑞逐级检查每个门的输出是否满足应

5、有的逻辑功能，从而确定故障点，并加以排除。实验结果用真值表记录。实验报告写出全加器和奇偶位判断电路的设计过程。画出实验逻辑电路图。用真值表记录两种电路的实验结果。实验调试过程、实验体会及收获。验收•全加器：3个输入8种组合下输出状态是否正确；•奇偶判断电路：4个输入任意组合下输出状态是否正确。下次实验实验24触发器（p.342）写出D触发器和JK触发器的功能测试方法。设计D→T'、JK→T'、D→JK的转换电路。分析JK触发器组成的单脉冲发生器的工作原理，画出其理论波形。以此类推，用双D触发器组

6、成单脉冲发生器的原理电路。附录：引脚排列图74LS0074LS55