表征高速高密度背板中的串扰效应

表征高速高密度背板中的串扰效应

ID:37621983

大小:738.85 KB

页数:16页

时间:2019-05-26

表征高速高密度背板中的串扰效应_第1页
表征高速高密度背板中的串扰效应_第2页
表征高速高密度背板中的串扰效应_第3页
表征高速高密度背板中的串扰效应_第4页
表征高速高密度背板中的串扰效应_第5页
资源描述:

《表征高速高密度背板中的串扰效应》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、CharacterizingCrosstalkCENTELLAX表征高速高密度背板中的串扰效应WilliamSitchCentellax,Inc.August2010AN24摘要本文概述了串扰的不利影响,对比分析了串扰测量的几种方法,并详细介绍了高密度高速背板上串扰的鉴定方法。使用了基于误码率的抖动测量方法来量化近端串扰、远端串扰以及干扰信号源的相位扫描时引入的抖动。内容串扰的定义.....................................................................................................

2、.................2串扰的仿真...................................................................................................................2串扰的测量...................................................................................................................3在频域测量串扰引入的信号.....................

3、.................................................................3在时域测量串扰引入的信号......................................................................................5在时域测量被干扰通道的抖动...................................................................................6表征AdvancedTCA背板的串扰.............

4、..........................................................................8背板与测试环境............................................................................................................9测试仪器(PCB12500)........................................................................................

5、........12测量结果....................................................................................................................13参考文献........................................................................................................................15CENTELLAX·http://www.centellax.com/

6、·sales@centellax.com·866.522.6888iSpecificationssubjecttochangewithoutnotice.Copyright©2001-2010Centellax,Inc.PrintedinUSA.Sep2010CharacterizingCrosstalkCENTELLAX串扰的定义串扰是某一个数据或时钟信号的部分能量耦合到了另一电路或系统。串扰是由容性耦合或感性耦合的电磁场引起的模拟信号的干扰。在任何复杂的三维结构上高密度的高速信号布线都容易产生串扰,这会导致以下信号完整性问题:ò噪声增加(降低了信噪比SNR)ò增加了数据边沿的

7、抖动(减少了器件的规范要求的余量)ò无用信号的反射(减小信号检测器的灵敏度)优化设计可以减轻串扰的影响。增大信号和时钟线之间的物理间距,减小并行走线的长度,使用更多的地平面的多层板、使用差分信号都可以减小串扰。遗憾的是,当前更小的设备上有更多的数据和时钟线,这些优化设计方法的作用是有限的。要有效的减小串扰,需要结合良好的布局设计与工程实践经验,必要时,在生产线中进行相关测试,以确保制造公差导致的变化足够小。串扰的仿真最近,电路仿真工具在分析电路性能上有很大进展,但是仿真串扰的能力

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。