相位校正信号提取在CDAS 中的实现及测试

《相位校正信号提取在CDAS 中的实现及测试》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、中国科学院上海天文台年刊2010年总第31期ANNALSOFSHANGHAIOBSERVATORYACADEMIASINICANo.31,2010相相相位位位校校校正正正信信信号号号提提提取取取在在在CDAS中中中的的的实实实现现现及及及测测测试试试叶伟1;2，项英1，赵融冰1(1.中国科学院上海天文台，上海200030；2.中国科学院研究生院，北京100049)摘要：通过从观测站或相关处理机提取相位校正信号，可以测出基带转换器各通道的相对仪器时延，从而校正观测信号通过各通道后产生的附加仪器时延。介绍了CDAS中相位校正信号提取的原理和算

2、法、FPGA实现以及测试结果。关键词：CDAS；相位校正信号；FPGA；通道延时+中中中图图图分分分类类类号号号：：：TN911.7；TM933.3121引言由于探月工程和天文观测的需要，上海天文台正在研制新一代VLBI(VeryLongBase-[1]lineInterferometry)数据采集终端CDAS(ChineseVLBIDataAcquisitionSystem)。CDAS由三部分组成：模拟射频部分、数字部分和输出接口部分，主要实现信号从中频到基带的转换，并将转换后的数据送到Mark5B记录设备。为测试仪器时延，在接收机前端

3、增加一个窄脉冲信号发生器，该信号发生器产生的脉[2]冲串就是相位校正信号。目前CDAS的通道间相位一致性较差，即各个通道之间的时延有较大的差异。通过提取相位校正信号的相位和幅度，可以获得仪器设备的相位偏移，并将其从观测信号中消除，从而获得高精度带宽综合时延估计结果。目前国际上美国Haystack[3,4]天文台提出了分别采用软件和硬件的方式进行相位校正信号提取，其中软件方式提取在Mark5B上得到了实施，但是此方式有一定的局限性。一方面采集数据的模式只能是0XFFFFFFFF，这导致数据量过于庞大；另一方面采用的数据存储格式为.m5b格式

4、，实用性不大。国内上海天文台利用多线程和SSE(StreamSIMDExtentions)技术，通过软件提取[5]出4台站多通道的所有相位校正信号，并在探月工程中得到成功应用。FPGA(FieldProgrammableGateArrays)是现场可编程门阵列的简称，具有性能好、规模大、可重复编程等优点，在嵌入式系统中得到了广泛应用。本文利用Xilinx公司的FPGA芯片实现相位校正信号即PCAL(PhaseCalibrationSignal)的提取，从而测出各通道之间的时延差，以校正不同通道之间的时延问题。本文拟讨论CDAS内，在ISE

5、、EDK开发环境下PCAL的FPGA实现。首先介绍PCAL的基本原理和CDAS综合板的基本构造，接着描述PCAL的FPGA算法以及测试方法，并给出测试结果，最后讨论现有工作的不足之处，并提出初步的改进方案。收稿日期：2009-12-22；修回日期：2010-02-26112中国科学院上海天文台年刊2010年2基本原理VLBI相关处理系统直接测量出的延迟值¿包括以下时延分量：¿=¿g+¿ins+¿atm+¿clock+¿ion;(1)其中¿g为需要求的观测量几何时延，¿ins为仪器时延，¿atm为大气时延，¿clock为钟差，¿ion为电离

6、层效应。只有去掉了¿ins、¿atm、¿clock、¿ion这些附加的时延成分，才能得到真正的几[5]何时延¿g。通过提取相位校正信号可以计算出附加时延中的仪器时延¿ins。接收设备的仪器时延可表示为dÁ¿ins=;(2)dw式中Á、w分别为接收设备中信号的相位延迟和角频率。下面简单推导和分析相位校正信号提取的算法。设频率为w的相位校正信号cos(wt)，经过CDAS后信号记为z(t)，z(t)幅度记为A(t)，并增加附加相位延迟Á(t)，z(t)=A(t)cos(wt+Á(t)):(3)A(t)和Á(t)均为缓变信号，短时间内可视为常数

7、。记相位校正参考信号R(t)=ejwt，将z(t)[5]和R(t)作相关运算，并进行离散化使其能够在数字电路中实现。设CPR(m)为两者离散化后的互相关函数，m为位移或滞后参数。则XN1jw(ti+m)CPR(m)=(Acos(wti+Á)¢e);(4)Ni=0其中N为离散化后的积分时间。得到结果：1¡jÁCPR(0)=Ae;(5)2Á是相位校正信号经过仪器后增加的附加相位。类似地可以求出其他相位校正信号的附加相位，求出所有相位校正信号的附加相位后运用公式(2)，便可以计算出仪器时延。3相位校正信号提取的硬件平台和FPGA实现3.1相位校

8、正信号提取的硬件平台CDAS数字部分设计由5块自行研制的电路板和1块CPU组成。其中5块电路板分为[1]4块信号处理板和1块综合板，综合板由4块XilinxLX160芯片与1块带有PowerP