FPGA核心板使用说明书

《FPGA核心板使用说明书》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、FPGA核心板使用手册1FPGA核心板介绍使用FPGA核心板时，要特别注意如下事项：核心与底板的连接与分离一定要在断电的情况下进行，即绝对禁止带电插拔核心板。使用扩展IO接口时，在断电的情况完成跳线的连接，保证连接没有错误后，再上电。如果出现异常情况请首先切断电源，然后再进行故障排查。实验结束后请关掉电源，整理好所有配件，合上实验箱盖子。FPGA核心板独立供电时，使用5V电源适配器。核心板参考文档说明表9给出FPGA核心板参考文档的目录，这些文档在能够在配送的光盘中找到。表9FPGA核心板参考文档目录序号文档名称描述dzsj_fpga

2、_rev1_10-final-1核心板电路原理图sch-tp.pdf2ds529.pdfFPGA芯片Datasheet3ug331.pdfFPGA芯片UserGuide4MT48LC16M4A2.pdfSDRAM芯片Datasheet1.1概述FPGA核心板包括供电电路、时钟电路、下载配置电路、SDRAM、通用交互外设等硬件资源，提供了完整的FPGA开发平台。核心板既可以插在主板上使用，也可以脱离主板单独使用，具有很强的灵活性。核心板的外观如图1所示，硬件结构如图2所示。核心板上主要的硬件资源及参数为：FPGA芯片：XC3S700ASDRA

3、M：64MbSPI配置存储器：16Mb主时钟：40MHz辅助时钟：25MHzLED：8个按键：4个供电电压：5V扩展IO：J4（48个通用IO）扩展IO：J2、J5与底板连接图1实验箱FPGA部分外观DCIN:5V3.3V/3A1.2V/1.5A3.3V/3A图2实验箱FPGA部分硬件结构图核心板的主芯片为Xilinx公司Spartan-3A系列的XC3S700A型号芯片。Spartan-3A系列FPGA的特点主要为：为高容量、成本敏感类应用提供超低成本、高性能的逻辑解决方案。挂起、休眠模式降低系统功率。多电压、多标准IO

4、接口引脚。充足、灵活的逻辑资源。8个时钟管理模块（DCM），8个低抖动全局时钟网络。支持工业标准PROM的配置接口。Spartan-3A系列芯片的主要属性如表1所示。核心板上的XC3S700A型号芯片的基本属性为：700K门，1472CLBs，5888Slices，92Kb分布式RAM，360Kb集成RAM，8DCMs。关于芯片更详细的信息可以查阅芯片的数据手册以及用户指导书。表1Spartan-3A系列FPGA芯片1.2硬件电路说明下面对核心板的硬件电路进行简要说明，并提供有关的FPGA管脚约束。关于硬件电路更详细的信息，请查阅FPGA

5、核心板的电路原理图。1.2.1供电电路要想使FPGA核心板即可以插在实验箱底板上使用，又可以脱离底板单独使用，合理的供电方案是必不可少的。正是基于这一点，实验箱上的FPGA核心板提供了两套供电方案：底板供电和外部电源供电。这两种供电方案的电路原理图如图3所示。由原理图可知，底板供电由J5接口的31和32引脚接入，而外部电源供电由核心板J7电源接口接入。使用外部电源时，一定要注意以下几点：禁止同时使用外部电源供电和底板供电这两种供电方式。外接电源的接入极性不要弄错。确保外接电源所提供的电源为5V，太高或太低的电压都可能损坏核心板上的芯片。（

6、a）底板供电（b）外部电源供电图3核心板供电电路除了供电电路外，要想使FPGA芯片正常工作，还需要将5V的供电电压进行电压变换，使其成为FPGA芯片运行所需的电压。FPGA芯片的数据手册对所需的电压进行了详细说明。核心板提供了完整的电压变换电路，它们的原理图如图4所示。图4电压变换电路原理图1.2.2配置电路核心板使用JTAG下载设备来实现FPGA芯片与PC机间的连接。核心板上的JTAG接口的位标为J1，也就是电源插座旁边的那个接口。FPGA配置电路的原理图如图5所示。核心板使用两种配置模式：JTAG模式和SPI模式。配置模式的设置由拨码开关S

7、W1完成，具体的设置方法如表2所示。关于配置模式更详细的信息，请查阅FPGA芯片的数据手册。（a）JTAG接口部分（b）模式选择部分（c）SPI部分图5FPGA配置电路表2配置模式设置方法1234SW1CSM2M1M0JTAG模式0101SPI模式10011.2.3时钟资源FPGA核心板配有FPGA设计所需的丰富的时钟资源，包括：40MHz的主时钟模块，25MHz的辅助时钟模块，三个时钟接口，它们的电路原理图如图6所示。主时钟模块接入到BANK0区，辅助时钟和外部时钟接口的接入到BANK2区。时钟资源的引脚约束如表3所示。（a）主时钟模块（b）

8、辅助时钟模块（c）时钟接口图6时钟资源电路原理图表3时钟资源管脚约束序号位号网络名FPGA位置编号IO方向说明1Y1GCLK7A11主时钟晶振2Y4G