应用于锁相环的Flying-Adder电路研究

应用于锁相环的Flying-Adder电路研究

ID:37028757

大小:5.68 MB

页数:103页

时间:2019-05-15

应用于锁相环的Flying-Adder电路研究_第1页
应用于锁相环的Flying-Adder电路研究_第2页
应用于锁相环的Flying-Adder电路研究_第3页
应用于锁相环的Flying-Adder电路研究_第4页
应用于锁相环的Flying-Adder电路研究_第5页
资源描述:

《应用于锁相环的Flying-Adder电路研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、财1&謂我衫硕士学位论文_(^)國F-应用于锁相环的linAdder电路研究yg|_作者姓名刘毓林I学校导师姓名、职称庄奕琪教授企业导师姓名、职称张大龙高工申请学位类^工程硕士西安电子科技大学学位论文独创性(或创新性)声明秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研宄成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人己经发表或撰写过的研宄成果;也不包含一为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我同工作的同事对本

2、研究所做的任何贡献均己在论文中作了明确的说明并表示了谢意。一学位论文若有不实之处,本人承担切法律责任。本人签名:日期:川蜂西安电子科技大学关于论文使用授权的说明:本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即研究生在校攻读学位期间论文工作的知识产权属于西安电子科技大学。学校有权保留送交论文、,的复印件,允许查阅借阅论文;学校可以公布论文的全部或部分内容允许采用影印、缩印或其它复制手段保存论文。同时本人保证,结合学位论文研究成果完成的论文。、发明专利等成果,署名单位为西安电子科技大学保密的学位论文在。_年解密后适用本授

3、权书1本人签名:导师签名:\日期:身/^iQ日期:学校代码10701学号1511122857分类号TN4密级公开西安电子科技大学硕士学位论文应用于锁相环的Flying-Adder电路研究作者姓名:刘毓林领域:软件工程学位类别:工程硕士学校导师姓名、职称:庄奕琪教授企业导师姓名、职称:张大龙高工学院:微电子学院提交日期:2018年6月ResearchonFlying-AdderForPLLAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeo

4、fMasterinSoftwareEngineeringByLiuYulinSupervisor:ZhuangYiqiTitle:ProfessorSupervisor:ZhangDalongTitle:SeniorEngineerJune2018摘要摘要锁相环电路作为现如今最广泛应用的频率合成技术,其设计及优化仍是研究热点。Flying-Adder电路架构的提出是基于一种新兴的频率定义方法,是直接数字周期合成技术的工作电路。本文通过将Flying-Adder电路结合到锁相环电路中,探讨其对于锁相环电路性能优化能力。直接数字周期合成技术是以时间平均频率方法作为理论依据,以Fl

5、ying-Adder架构作为工作电路。从对时间平均频率方法分析中了解到,Flying-Adder电路具有灵活的频率控制能力,并且Flying-Adder电路为全数字开环电路,具有快速频率变换的能力。为分析Flying-Adder电路实际性能,在基于直接数字周期合成技术理论上,对全数字的Flying-Adder基本电路做行为级仿真,并通过对其时域及频谱分析,获得了频率控制字的使用范围及对应输出频率,并从频率合成器性能指标上对其性能进行分析。针对Flying-Adder基本工作电路中存在的多位跳变和累加器运算速度不足的非理想因素,本文提出了所使用的双路互锁电路,对其与基本电路不同

6、进行分析。针对Flying-Adder电路的非理想性输出,本文提出了以降低频率为代价移除杂散信号的方法,为Flying-Adder电路提供更多的使用空间。本文基于锁相环电路分析与设计基础上,对Flying-Adder电路在锁相环电路中的应用进行研究。对于应用方式,分别从环内与环外进行分析。对于环外应用,通过锁相环为Flying-Adder电路提供输入参考信号,锁相环所具有的良好频率纯度保证了Flying-Adder电路输出的精确性,并且其较大的输出频率范围再经由Flying-Adder电路进行拓展,其实际频率最高可达原有频率的K/2倍。对于环内应用,将Flying-Adder

7、电路作为分频器应用于锁相环中,其对比整数分频,提高了频率分辨率,从fr到fKr,达到了小数分频的效果,并且与小数分频不同的是,其不会产生小数杂散。通过对Flying-Adder电路环内及环外应用分析,本文提出了FAPLL电路结构,其可通过4个频率控制参数对输出频率进行控制,对比原有PLL,具有较大的频率范围和较高的频率分辨率。本文基于SIMC0.18μm工艺,在Virtuoso平台上进行电路搭建与仿真,从仿真结果中可以看出:锁相环频率调谐范围在100MHz到660MHz,最小频率分辨率为1.25MHz。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。