电工电子C第14章触发器和时序逻辑电路

电工电子C第14章触发器和时序逻辑电路

ID:36882959

大小:2.04 MB

页数:42页

时间:2019-05-10

电工电子C第14章触发器和时序逻辑电路_第1页
电工电子C第14章触发器和时序逻辑电路_第2页
电工电子C第14章触发器和时序逻辑电路_第3页
电工电子C第14章触发器和时序逻辑电路_第4页
电工电子C第14章触发器和时序逻辑电路_第5页
资源描述:

《电工电子C第14章触发器和时序逻辑电路》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第14章触发器和时序逻辑电路14.1双稳态触发器14.2寄存器14.3计数器电路的输出状态不仅取决于当时的输入信号,而且与电路原来的状态有关。当输入信号消失后,电路状态可维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路双稳态触发器,是构成时序电路的基本逻辑单元。特点:1.有两个稳定状态输出状态“0”态和“1”态;2.输出状态可由输入信号置成“0”或“1”态;3.也可或保持原状态,即具有记忆功能。14.1双稳态触发器本节须掌握1.RS、JK、D三种触发器的逻辑功能。2.不同结构触发器的动作特点。&QQG1&G2S

2、DRD14.1.1RS触发器1.基本RS触发器正常情况下,两输出端的状态保持相反。以Q端的逻辑电平表示触发器的状态.即Q=1,Q=0时,称为1态;反之为0态。触发器输出与输入的逻辑关系10(1)SD=1,RD=0&QQG1&G2SDRD10结论:不论触发器原来为何种状态(2)SD=0,RD=10101&QQG1&G2SDRD当SD=1,RD=0时,触发器置0,又称为复位。当SD=0,RD=1时,触发器置1,又称为置位。11设原态为“0”态010011保持为“0”态(3)SD=1,RD=1&QQG1&G2SDRD11101100&

3、QQG1&G2SDRD同理:原态为“1”态保持为“1”态保持记忆&QQG1&G2SDRD11001110若G1先翻转,则触发器为“0”态(4)SD=0,RD=0当信号SD=RD=0同时变为1时,触发器状态可能是“1”态,也可能是“0”态,新状态不能确定。禁止出现若G2先翻转,则触发器为“1”态基本R-S触发器状态表逻辑符号QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效2.可控RS触发器基本R-S触发器导引电路&G4SR&G3CP&G1&G2SDRDQQ时钟脉冲SDRD仅用于预置触发器的初

4、始状态,工作过程中应处于高电平,对电路工作状态无影响。当CP=0时RS输入状态不起作用当CP=1时触发器状态由RS输入状态决定。1&G1&G2QQ&G4SR&G3CP可控RS触发器状态表SDRDQ100置0011置111不变保持00同时变1后不确定功能SR01000110练习:画出可控RS触发器的输出波形,初始为0态不定不定QQ0100SR01010111不定Qn+1QnRSCP可控RS触发器逻辑符号QQSRCPSDRD存在问题:时钟脉冲不能过宽,否则出现空翻现象,即在一个时钟脉冲期间触发器翻转一次以上。克服办法:采用JK触发器

5、或D触发器14.1.2JK触发器1.电路结构C主触发器JKRSC从触发器QQQSDRDCP特点:●主从触发器不会同时打开。●CP=0时触发器状态不变。●CP=1时触发器状态不变。(主触发器打开)●触发器状态在CP时发生改变。(CP=1时主触发器的状态决定了CP=0时从触发器的状态)12.JK触发器状态表Qn10011100Qn01JKQnQn+10001101101010101JKQn+100Qn01010111Qn保持置0置1翻转CPQJKSDRDQ例:画出下降沿触发的JK触发器工作波形CPJKQ下降沿触发翻转14.1.3D触

6、发器1.电路结构CPQJKSDRDQ1D2.功能DQn+10101上升沿触发翻转DCPQQRDSD例:D触发器工作波形图CPDQ上升沿触发翻转14.2寄存器寄存器用来暂时存放参与运算的数据和运算结果,它由触发器和门电路组成。一个触发器只能存放一位二进制数,存放多位二进制数,则需要多个触发器。按功能分类数码寄存器移位寄存器寄存器存取数码的方式:并行和串行。RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q314.2.1数码寄存器清零寄存并行输入输出方式1101寄存数码110121.2.2移位寄存器不仅能寄存

7、数码,还有移位的功能。所谓移位,就是每当来一个时钟脉冲,触发器的状态就向左或向右移动一位。寄存数码单向移位寄存器清零D1移位脉冲23410111QQ3Q1Q2RD0000000100101011010110111011QJKFF0Q0QJKFF2QJKFF1QJKFF3数据依次向左移动,称左移寄存器,串行输入,并行输出。QQQ从高位向低位依次输入数码输入14.3计数器计数器是累计输入脉冲的个数的时序电路,可用于定时、分频、时序控制等。分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)二进制

8、计数器十进制计数器N进制计数器(按计数制)14.3.1二进制计数器1.按二进制运算规律“逢二进一”累计脉冲个数。2.一个触发器就是一个1位的二进制计数器。3.n个触发器可以构成2n进制计数器。最大计数值2n-1计数脉冲计数器Q1Q0CP1.异步二进制加法计数器Q

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。