EDA改变电子设计的方式

EDA改变电子设计的方式

ID:36863606

大小:373.20 KB

页数:4页

时间:2019-05-17

EDA改变电子设计的方式_第1页
EDA改变电子设计的方式_第2页
EDA改变电子设计的方式_第3页
EDA改变电子设计的方式_第4页
资源描述:

《EDA改变电子设计的方式》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、维普资讯http://www.cqvip.com第Z4卷‘1996lJ第3期计算机与数字工程EDA改变电子设计的方式巡、r。一。Z(中国船舶总公司七院七零九所武汉430074)f\摘要【\电子设计自动化(ElectronicI)emgnAutomation,EDA)不只是一种设计工具,它标志着设计思想和设计方式的改变.电子产品市场竞争激烈.系统规模日益扩大.上市时间紧,更新换代快,传统的设计方式已不能适应需要,改变电子设计方式已是非常紧迫的任务。掌握和运用最新的设计方式意味着在竞争中处于优势地位。本文对传统的电子设计方式和EDA作了

2、详细的比较.并讨论了EDA的设计、综合、仿真、验证始关键词:EDAVHDL综合仿真连测试1j1叶Ul’一、EDA的发展世界发展到今天.电子产品已成为从人类日常生活到航空航天等领域的重要组成部分。技术的飞速发展,市场的激烈竞争和电子产品的高度知识密集使电子设计工程师面临严峻的挑战,传统的工作方式已根难适应发展的需要,人们不得不开发和利用各种功能更强的工具来辅助电子设计,如果说早期的CAD工具(第一代EDA)只是帮助人们完成一些PCB,1C的布局布线,二维图形编辑等繁重、机械重复劳动的话.今天的EDA(通常被称为第三代EDA)已深入到从

3、最初的设计构思到最终物理实践的电子产品开发的各个阶段。第三代EDA的特征是高级语言描述,系统级的仿真与综合。整个系统是建立在系统设计的基础之上的框架体系结构,而不是象第二代EDA建立在以工具为核心的设计思想上.这就避免了以工具为核心的体系结构一旦在产品的开发后期发现错误必须重新设计的现象。第三代EDA(以下简称为EDA)强调系统级的设计和仿真,即所谓概念驱动工程.并提供了许多系统级的设计工具.如框图编辑器和状态转换图等设计者可以用这些工具方便地将自己新产品.新系统的概念直接输入设计系统,并用仿真工具验证其概念是否正确及可否转换成可物

4、理实现的电子系统.同时保持设计过程的连续性和对设计指标的跟踪,它使设计工程师在产品完成制作之前就预知产品的性能及功能和各种从传统实验方法中无法获得的信息.从而大大提高了对产品的性能和生产过程的控制能力。二、设计方式比较传统的电子产品设计过程中,工程师用纸、笔完成设计.用面包板,信号源.示波器做关键电路的实验对设计进行测试和验证,生产出原理样机,然后调试原理样机,找出并修改设计中考虑不周或错误的地方,再生产,调试.修改。如此反复二到三次·最后也许PCB板还得·收到丰文时间:1905年7月4日,维普资讯http://www.cqvip.

5、com56EDA改变电子设计的方式第24卷有几条飞线或刘线系统才能正常工作。这样反复生产无疑会延长开发周期和增加开发成本.在市场竞争激烈,产品更新换代快的今天,这也许就意味着所开发的产品失去了上市的时机。为什么很难做到一次开发成功呢?首先,由于EDA工具特别是系统级EDA工具的不足,在设计前期.工程师只能依靠自己的知识和经验确定设计目标。这难免受到个人知识结构和经验的限制.因为不可能要求设计人员在多方面都是专家同时,系统综合和仿真能力的不足使他们很难发现设计目标中不完善的地方,并对设计目标进行优化和折衷.从而加大后续设计的难度和工程

6、上返工的可能性。其次,电气设计完成后,在物理的原理样机生产出来之前,工程师只能在面包板上做部分电路的测试和验证试验,因为科学技术的发展,使产品的功能越来越强,随之而来的是产品复杂化和庞大的系统规模,在面包板上做整个系统的试验非常困难和费时,而这种局部的试验也受到越来越多的限制。1、信号源的限制简单的测试信号可以借助信号源发生器和电路产生。而产品功能的复杂使测试信号复杂化,比如开发一块ISA或EISA扩展板,要想测试电路是否能正常工作,必须用所有类型的总线周期和存取方式的组合来测试电路,产生这样的测试信号是相当复杂和费时的工作。对许多

7、电路,必须用多种信号进行测试,否则,该电路的许多无法预料的行为在测试时就很难观察到。2、观察工具的限制示波器探头本身就是电路的电容电感负载。当电路的工作频率比较高的时候.这种负载对电路各工作状态的影响就不得不加考虑同时,电路工作速度的增加,对观察设备的带宽也提出了更高的要求,如果探头的带宽不足,那么到达示波器的信号已被严重衰减.不是原来的信号了,示波器等观察设备也必须有功能复杂的触发方式,以便能捕捉到幅度不足,信号丢失,时问关系不满足要求等偶然事件。3、试验环境的限制分辨率为1600×1280.帧频为76Hz的八个位平面的图形显示系

8、统.I/0总线数据速率为155.6MByte/sec.点时钟频率高达194.56MHZ。如此高速的信号.引线长度,线问干扰.负载都会对它产生严重的影响。试验环境和PCB板或ASIC的细微差别也许会使电路的工作情况完全不同在面包板上做高

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。