存储阵列中的串扰分析及脉冲产生电路设计

《存储阵列中的串扰分析及脉冲产生电路设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、维普资讯http://www.cqvip.com龙娟等：存储阵列中的串扰分析及脉冲产生电路设计存储阵列中的串扰分析及脉冲产生电路设计龙娟，杨银堂，马城城(西安电子科技大学微电子学院陕西西安710071)摘要：在SRAM存储阵列的设计中，经常会遇到相邻信号线与电路节点间耦合引起的串扰问题。针对这个问题给出位线“间隔译码”的组织结构，有效地降低了存储器读写时寄生RC所带来的串扰。同时，针对该“间隔译码”的存储阵列结构，设计了脉冲产生电路，该电路只需要利用行地址的变化来生成充电脉冲，不仅简化了电路的规模，而且减小了读写操作时存储阵列中单元

2、之间的串扰，提高了可靠性。关键词：耦合；间隔译码；串扰；SRAM中图分类号：TN71O文献标识码：B文章编号：1004—373X(2007)12—172一O3AnalysisofCrossTalkinMemoryArrayandDesignofPulseGeneratorCircuitLONGJuan，YANGYintang，MAChengeheng(Micr0eIectr0nic8Institute，XidianUniversty，Xian，710071，China)Abstract：InthedesignofSRAMmemory

3、array，weoftenmeetwiththeproblemaboutcrosstalkwhichisbroughtaboutbyadjacentsignalwireandnodecoupling．Inthispaper，wediscussanewmemoryarray—intervaldecodingarchitecture，whichdecreasescrosstalkparasiticalRCarousedeffectivelyduringtheperiodofreadandwritingoperation．Simultan

4、eously，wede—viseapulsegeneratorcircuit，whichproducescharge—pulsebychangingrowaddress．Thecircuitnotonlysimplifiesthesize，butalsolowercrosstalkamongmemoryarray，whichimprovesthereliability．Keywords：coupling；intervaldecoding；crosstalk；SRAM以跟踪的间断错误，影响着信号的完整性并降低电路的l引言性能。随着信息

5、技术的飞跃发展，高速、大容量、高可靠性的静态存储器越来越得到大家的关注。现代数字设计中硅片面积的大部分用于存储数据值和程序指令j。在高性能微处理器中，二级缓存存储器占整个微处理器一半以上的晶体管，这种比例在将来还会上升。可见，数据存储电路是数字电路的关键之一，其性能将决定整个芯片的性能水平。存储阵列作为存储器的核心部件，其布局对整个存储器的面积、功耗、可靠性等有着非常重要的影响；本文就存储阵列出现的串扰问题给出了一种新型结构——“间隔译码”的存储阵列；同时针对该结构，设计了脉冲产生电图l存储嚣单元之间寄生的RC路，该电路只需要利用行

6、地址的变化来生成充电脉冲，不在存储阵列中，串扰的出现主要是由于寄生RC效应仅简化了电路的规模，而且减小了读写操作时存储阵列中以及内部噪声(如电源噪声、热噪声)引起的口。首先，串单元之间的串扰，提高了可靠性。扰会对字线／位的线状态产生一定的影响。假设要对阵列2串扰问题的解决方案中第一行(ROW1)的单元进行操作，字线ROW1和位线BITO，BITO，一BIT1，BITl_上的电平必然会发生变化，由于2．1问题的产生寄生RC的存在，ROW2上的电平会出现一定的扰动，扰通常，由相邻信号线与电路节点间耦合引起的干扰通动的程度与阵列结构、制造

7、工艺有很大的关系口]。最坏的常称为串扰。其所导致的干扰如同一个噪声源，会引起难情况会导致ROW2上的电平成为有效状态，进而导致操作的失效。同理，可以分析位线之间、位线和字线之间的收稿日期：2006—1O一27172维普资讯http://www.cqvip.com2007年第12期总第251串扰所带来的影响。其次，串扰会影响存储单元的读写操3．2脉冲产生电路的时序分析作。如果说串扰对字线和位线的影响还不足以导致对存下面分析时序问题。按照前面的分析：当读出操作储器操作失败的话，那么串扰对存储单元内容的影响将是时，应该先对位线进行预充电，

8、再读出。对应到该电路，就致命的。如果对第一行的存储单元cellO，celll操作完成要求充电脉冲的生成是在行译码、列译码输出有效之前，后，紧接下来对ROW2一la的存储单元进行操作，由于时间如图4所示。否则，就会影响读出的速度。换句话