嫦娥一号卫星干涉成像光谱仪时序设计

《嫦娥一号卫星干涉成像光谱仪时序设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第38卷第3期光子学报V01．38No．32009年3月ACTAPHOToNICASINICAMarch2009嫦娥一号卫星干涉成像光谱仪时序设计*邱跃洪(中国科学院西安光学精密机械研究所，西安710119)摘要：介绍了基于Actel反熔丝FPGA的嫦娥一号卫星干涉成像光谱仪时序控制模块设计．概述了时序控制模块的功能要求，详细描述了时序控制模块外部时序接口和内部时序接口，给出了时序控制模块设计的参量配置、逻辑结构和简要结果．各项地面试验和一年的在轨飞行结果表明该设计合理可靠．关键词：嫦娥一号卫星；干涉成像光

2、谱仪；FPGA；VHDL；时序中图分类号：TP722．4；V447文献标识码：A文章编号：1004—4213(2009)03—495—4O引言传送的IIS工作模式工作和参量数设置指令，产生相应的CCD驱动时序、视频处理时序和输出接口时探月工程是继载人航天工程之后我国航天领域序，具体要求为：又一重大项目．2008年我国首颗月球探测卫星一嫦1)实现CCD驱动时序，具有两档曝光控制娥一号卫星圆满完成了绕月探测任务，为我国深空(140ms和70ms)和2pixel×2pixel合并功探测领域迈出了里程碑的第一步．干

3、涉成像光谱仪能；2)实现视频处理时序，具有隔点采样和截短(InterferenceImagingSpectrometer，IIS)是嫦娥一采样两种工作模式；3)根据接口协议实现与大容量号卫星的有效载荷之一，用于获取月球矿物的光谱存储器和高速复接器的串行接口时序；4)具有足够信息进而反演出全球分布信息]．时序控制模块是的时序裕量和可靠性．整个IIS电子学系统的核心．本文主要论述时序控2接口关系描述制模块的技术要求、接口关系、设计实现和实验结果．时序控制模块与其它部分接口关系如图1，分为外部时序接口(大容量存储

4、器接口时序和高速复1概述接器接口时序)和内部时序接口(CCD驱动时序、视时序控制模块主要功能是根据下位机(MCS)频处理时序、缓存控制时序)．图1时序控制模块接口关系Fig．1Interfacediagramfortimingandcontrolmodule2．1外部时序接口(SCLK1)和串行数据(SDATA)；向大容量存储器与时序控制模块有关的外部时序接口有高速复(Large～capadityStorage)输出连续串行时钟接器时序接口和大容量存储器时序接口．向高速多(SCLK2)、并行时钟(PCLK)

5、、时钟选通(VALID)、路复接器(High—speedMUX)输出问断串行时钟帧同步(VSYN)和串行数据(SDATA)．SCLK1]几nr]r]几n几nr]几几厂⋯。]几几几r⋯一SDATA：：：：：：蕊蹬飘隧雹冒弦翻蕊圈留：：：：：：：：：：：跚翟8：：：：嫦娥一号卫星光学成像探测系统项目资助Tel：029—88887675Email：yhqiu68@opt．ac．en图2高速复接器时序接口收稿日期：2009-02-18Fig．2Interfacetimingtohigh—speedMUX496光子学

6、报38卷间断串行时钟是发送给高速多路复接器的串行ntegrati。n篙怒数据的驱动时钟，瞬时频率小于2MHz，在1．7ms内传输的数据位不超过4096bit．时钟下降沿与数据跳变沿对齐(高速多路复接器以时钟上跳沿作为数据的采样时刻)．时钟信号在没有有效数据的期间2Il-s2s526Il，IJ保持高电平，而数据信号在无效期间不做特别要求．Il，lIVALIDIl，I1SCLK2]I]r_]厂_1厂_1nr_]r]』]广-]PCLK，UI_JUL_J，UUUL——J，LJUSDATA(a)TimingRelat

7、ionshipamongVALID，SCLK2，PCLKVSYNC图4CCD帧时序VALIDFig．4CCDframetimingdiagram(b)llmlngRelationshipbetweenVSYNCandVALID1=MI一；；：；A5L图3大容量存储器接口时序I—Fig．3Interfacetimingtolarge-capacitystorage}34Lv／3发送给大容量存储器的连续串行时钟是串行数ri据的驱动时钟，瞬时频率小于2MHz，时钟下降沿与5ToFigu10数据跳变沿对齐．由于并不

8、是在所有时刻都能输出!nnnnnn。而ref【nn眦2uUUUUu一⋯-_—ulluuUii；iUUUU有效数据，所以需要一个选通信号来判断当前数据]nnnn几L呻．．_一]叨叩nnn唧h几n巾n曲衄呻兀兀nnnnhnnn唧I}lnnnnnnl的有效性．选通信号约定为低有效，有效宽度完整包括每个12位有效数据字所对应的12个串行时钟周期，选通的跳变沿与串行时钟的下降沿对齐．并行时钟是串行时钟的12分频率，宽度为1