基于FPGA的LDPC码译码研究与硬件实现

基于FPGA的LDPC码译码研究与硬件实现

ID:36787186

大小:1.33 MB

页数:82页

时间:2019-05-15

基于FPGA的LDPC码译码研究与硬件实现_第1页
基于FPGA的LDPC码译码研究与硬件实现_第2页
基于FPGA的LDPC码译码研究与硬件实现_第3页
基于FPGA的LDPC码译码研究与硬件实现_第4页
基于FPGA的LDPC码译码研究与硬件实现_第5页
资源描述:

《基于FPGA的LDPC码译码研究与硬件实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、南京航空航天大学硕士学位论文摘要低密度奇偶校验(LDPC)码是基于稀疏校验矩阵的线性分组码,它是继Turbo码后在纠错编码领域的又一重大进展。研究表明当码长足够长时,LDPC码具有比Turbo码更为优良的性能,并且其译码复杂度低于Turbo码。目前LDPC已被多家通信公司定为第四代移动通信手机中的纠错编码方案,因此LDPC码编译码器的硬件实现已成为纠错编码领域研究的热点问题之一。本文在对LDPC码进行了系统的分析和研究的基础上,首先描述了LDPC的编码算法,并根据两种主要编码方法,讨论了编码器硬件实现架构,具体设计了编码器的各个底层功能模块。然后在探讨LDPC码译码器实现时,对比了BP算法和L

2、og-BP算法,并对易于硬件实现的Log-BP算法进行了性能仿真,仿真结果表明Log-BP算法作为硬件译码的算法在性能上完全满足设计要求。随后,作者分析了硬件实现过程中,数据量化位数选择对整体设计性能和资源消耗两者的影响,在此基础上,选择了合适的量化位数,使用VerilogHDL语言,采用自顶而下的模块化设计方法,对LDPC码译码器进行编程实现;并运用EDA设计工具SynplifyPro和QuartusII,在FPGA上进行了逻辑综合和时序仿真,验证LDPC码译码器设计的正确性及其性能,仿真结果表明用FPGA做LDPC码硬件实现平台的方案是可行的。最后,针对LDPC码的高码率和较长码长情况,对

3、设计中的运算模块进行了优化。关键词:LDPC码,FPGA,Log-BP译码算法,校验矩阵,译码器,编码器,VerilogHDL,模块化设计i基于FPGA的LDPC码译码研究与硬件实现ABSTRACTThelinearblockcodeiscalledabinarylow-densityparity-checkcodeifitisbasedonasparseparity-checkmatrix.ThediscoveryoftheLDPCcodesisagreatprogressaftertheturbocodesintheareaofError-CorrectingCodes.TheLDPCco

4、desarerelativelyeasydefinedandcanoutperformtheturbocodeswithsufficientlylongblocklengths.Itsdecodingcomplexityisalsolowerthanturbocode.ManytelecommunicationorganizationsandcompanieswillhaveLDPCtobetheError-Correctingschemeofthefourthgenerationmobilecommunicationsstandard.Recently,LDPCcodehasdrawnthe

5、worldwideattentionsinchannelcodingcommunity.BasedonthesystematicanalysisresearchandstudyoftheLDPCcodes,thispaperfirstlydescribestheencodingofthecodesinalgorithmandframethehardwaredecoderbasedontwoelementalgorithms.Andwerealizethebottomelementsofthehardwareencodertoo.Then,weanalyzetheBeliefPropagatio

6、n(BP)algorithmandtheLog-BPalgorithmandsimulatetheLog-BPalgorithmwhichissuitablefortheimplementationofthehardwaredecoder.ThesimulationresultsshowLog-BPalgorithmcanbethealgorithmofhardwareimplementionanditsperformancesatisfiesthedesignrequirements.Then,theauthoranalyseshowtochooseabetterdataquantifica

7、tioninthehardwareimplementationinordertofindabettertradeoffbetweenthedesignperformanceandused-area.Basedonthetheory,weusetheideaoftop-downdesigntoprogramthedecoderwithVerilogHardwareDescriptionLanguag

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。