数字信号处理DSP芯片的可测性设计研究与实现

数字信号处理DSP芯片的可测性设计研究与实现

ID:36783978

大小:1.70 MB

页数:57页

时间:2019-05-15

数字信号处理DSP芯片的可测性设计研究与实现_第1页
数字信号处理DSP芯片的可测性设计研究与实现_第2页
数字信号处理DSP芯片的可测性设计研究与实现_第3页
数字信号处理DSP芯片的可测性设计研究与实现_第4页
数字信号处理DSP芯片的可测性设计研究与实现_第5页
资源描述:

《数字信号处理DSP芯片的可测性设计研究与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、摘要摘要早期的集成电路测试主要通过功能测试向量来完成,但随着系统复杂度的不断提高和工艺技术的日益发展,可测性设计(DesignForTestability)已经成为了集成电路设计所必不可少的辅助设计手段。本论文的工作目标是针对集成电路设计和制造技术的发展新趋势,构建了数字信号处理器DSP的可测性设计解决方案。可测性设计即调整电路的内部结构,使电路变得易测。本文针对DSPF240的结构特点,研究并实现了边界扫描、内部部分扫描和内建自测试三种可测性设计技术,取得了良好的效果。边界扫描测试是针对芯片的应用系统进行测试的;本文按照IEEEll49.1标准详细设计

2、了边界扫描测试系统,应用到芯片内部测试,节约了测试i/o口消耗,简化了测试过程。为了克服时序电路由于状态很难确定所导致的测试复杂度,采用了扫描技术;根据芯片的实际情况,设计了基于删x的全扫描结构,既得到了较高的故障覆盖率,又对芯片面积影响较小,达到了较好的效果。由于定点DSPF240芯片内有sRAM,而sRAM的片外测试比较困难且速度较慢,所以文中第四章采用内建自测试(Buiid—In—Self-Test)技术对SRAM进行了可测性设计,完成后可以用正常的工作速度实现对存储器的测试。对电路进行可测性设计,将缩短产品的开发周期、降低产品的开发成本。关键词:

3、可测性设计、数字信号处理器、边界扫描、内部全扫描、内建自测试江南大学硕士学位论文AbstractThesubjectofthisdissertationistheresearchonthedesignfortestabilityinthedesignenvironmentofSystemOnaChip.Theoriginaltestmethodsmostlyusethefunctionaltestvectorstotesttheintegratedcircuits.Inthecurrent,thedesignfortestability(DFDtechn

4、iqueshavebeenongofthenecessarymethodstodesignthemoreandmorecomplexVeryLargeScaleIntegratedcircuitswiththedeepsub-micrometertechnology.ThisdissertationisaimedatanovelDFTsolution;itCallfixthenewproblemscomingwiththedevelopmentofthedesignandfabricationtechniques.Designfortestability

5、meansadjustingthestructureofcircuitandmakingthecircuiteasytotest.InthispaperitinvestigateandcarryoutboundarySCan、internalfullsearandbuilt-inself-testthreeDFTtechnologiesintheoigitalsignalProcessorF240andgetsatisfiedresults.Boundaryscanailnsattheapplicationsystem.Itpresentsthedesi

6、gnoftheboundarySCananditisinaccordancewithIEEEll49.1.ThisstructureCansavetheI/Oportsofthechipandsimplifythetestingprogram;italsodiscussestheinternalfull-scan,itisadvancedforthedifficultyofthefixingstateofcircuit.Accordingtotherealconditionsofthefixed-pointDSPchip,thearticleusesth

7、efull—SCanwhichisbasedOnMUXceU.Itachievedthehi啦faultcoveragewithlittleimpact011thechip.SincethechiphasinteriorSRAMandit'sdifficultandslowtotestexteriorlyofSRAM,SOinchapterfouritusesthetechniqueofBISTindesignoftestabilityofSRAM.ItiSpossibletotestthememoryatnormalworkingspeed.Byusi

8、ngtheDesign--For-Testability,thetime-to·

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。