基于VHDLFPGA设计教学大纲

基于VHDLFPGA设计教学大纲

ID:36610244

大小:151.00 KB

页数:12页

时间:2019-05-12

基于VHDLFPGA设计教学大纲_第1页
基于VHDLFPGA设计教学大纲_第2页
基于VHDLFPGA设计教学大纲_第3页
基于VHDLFPGA设计教学大纲_第4页
基于VHDLFPGA设计教学大纲_第5页
资源描述:

《基于VHDLFPGA设计教学大纲》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于VHDL的FPGA设计TheDesignofFPGABasedonVHDL一、课程简介《基于VHDL的FPGA设计》课程是面向电子信息工程本科专业开设的一门重要专业选修课程,共40学时,2.5学分,其中实验课程16学时。本课程内容包括大规模可编程逻辑器件FPGA/CPLD的结构及原理,VHDL的编程基础,EDA的设计开发软件QuartusⅡ以及实验开发系统的结构及使用。二、课程目标和要求目标:本课程的教学目的是使学生了解基本可编程器件如CPLD、FPGA的原理及应用,著名厂商及产品系列、选型原则;会运用硬件描述语言VHDL和EDA软件QuartusⅡ

2、(Altera公司提供)设计电子线路;学生通过本课程学习,可掌握基于EDA技术开发可编程器件应用的方法及开发工具,为工程应用打下基础。要求:通过本课程的学习,要求学生掌握两种主要逻辑结构:FPGA、CPLD;了解用原理图输入设计方法、波形设计方法;掌握、熟悉用VHDL语言,并能用其设计各种系统及工程应用;学会使用QuartusⅡ软件的操作过程,用QuartusⅡ设计并下载一些组合逻辑电路课题;具备一些简单的用EDA技术设计能力,为今后从事工程技术工作和科学研究工作打下基础。三、与相关课程的联系和分工《基于VHDL的FPGA设计》课程中应用了《低频电子线路

3、》、《数字电路与逻辑设计》中的基础知识和基本理论,并且利用了《电子技术基础实验》中的基本实验方法。《基于VHDL的FPGA设计》注重对学生综合设计能力的培养,将为后续专业课程的学习打下良好基础。四、教学方法和考核形式教学方法:本课程采用课堂讲授和实验相结合的方法。考核形式:开卷考,最终该课程成绩由两部分组成:理论课考试成绩70%,实验成绩20%,平时成绩10%。五、教学内容和学时分配学时分配表章目讲授学时实验、上机、实训等备注第一章概述2学时实验一QuartusII9.0软件的使用4学时第二章FPGA/CPLD结构与应用4学时实验二用原理图输入法设4学时

4、计8位全加器第三章VHDL设计初步2学时实验三用文本输入法设计2选1多路选择器2学时第四章VHDL设计进阶2学时实验四用文本输入法设计7段数码显示译码器2学时第五章VHDL结构与要素8学时实验五乐曲硬件演奏电路的设计4学时第六章VHDL基本语句4学时第七章状态机设计2学时合计24学时16学时(一)理论教学内容第一章EDA设计流程及工具(2学时)1.目的要求:了解基于EDA软件的FPGA/CPLD开发流程,ASIC的含义、设计方法及设计流程,QuartusⅡ软件。掌握EDA的概念、优势及其发展状况;初步接确硬件描述语言VHDL的设计方法及综合,IP核的概念

5、及其地位。熟悉EDA的常用开发工具及其各个模块。2.重点难点:自顶向下设计方法3.要点或知识点第一节概述1.EDA技术、其实现目标及其发展趋势2.VHDL硬件描述语言的综合及其自顶向下设计方法第二节设计流程第三节ASIC及其设计流程1.ASIC设计方法2.一般ASIC设计的流程第四节常用EDA工具第五节QuartusⅡ简介第六节IP核简介第二章FPGA/CPLD结构与应用(4学时)1.目的要求:了解FPGA、CPLD产品(公司、型号、相应的EDA软件)。掌握EDA的概念、优势及其发展状况;硬件描述语言VHDL的设计方法及综合,IP核的概念及其地位。熟悉E

6、DA的常用开发工具及其各个模块,可编程逻辑器件PLD的原理、结构,两种大规模可编程逻辑器件FPGA、CPLD的结构、工作原理、测试技术、编程、配置。2.重点难点:查找表逻辑结构3.要点或知识点第一节概述1.可编程逻辑器件的发展历程2.可编程逻辑器件的分类第二节简单PLD原理第三节CPLD结构与工作原理第四节FPGA结构与工作原理1.查找表逻辑结构2.Cyclone/CycloneⅡ系列器件的结构与原理第五节硬件测试技术第三章VHDL设计初步(8学时)1.目的要求:了解用VHDL表达和设计电路的方法,以及由此引出的VHDL语言现象和语句规则。2.重点难点:

7、异步时序电路设计3.要点或知识点第一节多路选择器的VHDL描述1.2选1多路选择器的VHDL描述2.相关语句结构和语法说明第二节1位二进制全加器的VHDL描述第三节寄存器描述及其VHDL语言现象1.D触发器的VHDL描述2.VHDL描述的语言现象说明3.实现时序电路的VHDL不同表述4.异步时序电路设计第四节计数器设计1.4位二进制加法计数器设计2.整数类型3.计数器设计的其他表达方式第四章VHDL设计进阶(4学时)1.目的要求:掌握用VHDL表达和设计电路的方法,理解VHDL语言现象和语句规则的特点。2.重点难点:进程语句,并行语句的特点3.教学内容(

8、或要点)第一节数据对象第二节双向和三态电路信号赋值例解第三节IF语句概述第四节进

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。