设计智力抢答器论文

设计智力抢答器论文

ID:36531244

大小:1.50 MB

页数:17页

时间:2019-05-11

设计智力抢答器论文_第1页
设计智力抢答器论文_第2页
设计智力抢答器论文_第3页
设计智力抢答器论文_第4页
设计智力抢答器论文_第5页
资源描述:

《设计智力抢答器论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、** 学 院数字电子技术课程设计报告智力竞赛抢答装置的设计院系物理与电子工程系专业电子信息工程学生班级2007级1班姓名**学号20070540*指导教师单位**学院指导教师姓名***指导教师职称副教授2010年6月智力竞赛抢答装置的设计电子信息工程专业2007级**指导教师***摘要:根据设计要求与指标,设计出智力竞赛抢答器。K1,K2,K3,K4为抢答人按钮,S为主持人复位按钮。当无人抢答时,K1-K4均未按下,D1、D4为低电平,在555电路的时钟脉冲作用下,74LS175的输出端Q1、Q4均为零,LED发光极管不亮,74LS20输出为低电平。蜂

2、鸣器不发声。关键词:抢答装置,电路,设计设计目的:1)学习数字电路中D触发器,分频电路,多谐振荡器,CP时钟脉冲源等单元电路的综合运用。2)熟悉智力竞赛抢答器的工作原理。3)了解简单数字系统设计,调试及故障排除方法。设计技术指标与要求:(1)4名选手编号为:1,2,3,4。各有一个抢答按钮,按钮的编号与选手的编号对应,也分别为1,2,3,4。(2)给主持人设置一个控制按钮,用来控制系统清零(抢答显示数码管灭灯)和抢答的开始。(3)抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,该选手编号立即锁存,并在抢答显示器上显示该编号,同时扬声器

3、给出音响提示,封锁输入编码电路,禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。(4)抢答器具有定时(9秒)抢答的功能。当主持人按下开始按钮后,定时器开始倒计时,定时显示器显示倒计时间,若无人抢答,倒计时结束时,扬声器响,音响持续1秒。参赛选手在设定时间(9秒)内抢答有效,抢答成功,扬声器响,音响持续1秒,同时定时器停止倒计时,抢答显示器上显示选手的编号,定时显示器上显示剩余抢答时间,并保持到主持人将系统清零为止。(5)如果抢答定时已到,却没有选手抢答时,本次抢答无效。系统扬声器报警(音响持续1秒),并封锁输入编码电路,禁止选手超时后抢

4、答,时间显示器显示0。(6)可用石英晶体振荡器或者555定时器产生频率为1Hz的脉冲信号,作为定时计数器的CP信号。目录前言………………………………………………………………………………………11智力竞赛抢答装置……………………………………………………………………11.1设计思想…………………………………………………………………………11.1.1设计方案………………………………………………………………………11.1.2设计所需的元件………………………………………………………………11.2设计原理…………………………………………………………………………21

5、.2.1逻辑开关部分…………………………………………………………………31.2.2主体控制电路部分……………………………………………………………31.2.3锁存控制电路部分……………………………………………………………31.2.4时钟脉冲产生电路部分………………………………………………………31.2.5显示电路部分…………………………………………………………………31.2.6声音电路部分…………………………………………………………………32电路仿真………………………………………………………………………………33电路连接测试………………………………………

6、…………………………………34设计体会………………………………………………………………………………3参考文献…………………………………………………………………………………3钦州学院本科数字电子课程设计前言在各类学校的智力抢答是智能抢答器抢答器是一种应用非常广泛的设备,在各种竞赛、抢答场合中,它能迅速、客观地分辨出最先获得发言权的选手。1智力竞赛抢答装置1.1设计思想1.1.1设计方案方案一:如图缺点:产生的信号不稳定,缺少元器件方案二:如图13钦州学院本科数字电子课程设计优点:器件齐全,信号较稳定(选定方案)由上可知道,选用方案二1.1.2设计所需的元

7、件1.1.3数字电路实验箱、555*1、74LS00*1、74LS175*1、74LS20*2、CC40106*1、CC40192*2、CC4020*1、CC4511*2、按键开关*5、电容(0.01)*2、电容(0.1)*2、电位器*1、电阻(1)*1、电阻(5.1)*2、二极管*1、数码管*2(1)74LS175是异步清零控制端。D0~D3是并行数据输入端,CP为时钟脉冲端,Q0~Q3是并行数据输出端,~是Q0~Q3的反码数据输出端。数码接收过程为:将需要存储的四位二进制数码送到数据输入端D0~D3,在CP端送一个时钟脉冲,脉冲上升沿作用后,四位数

8、码并行地出现在四个触发器Q端。图174LSl75外引线排列13钦州学院本科数字电子课程设计表1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。