简易数字存储示波器的设计【毕业论文+文献综述+开题报告】

《简易数字存储示波器的设计【毕业论文+文献综述+开题报告】》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

（2011届）毕业设计题目：　简易数字存储示波器的设计姓　　名：　　　　　　　　　　专　　业：　　电子信息工程　班　　级：　　　　　　　学号：指导教师：　　　　　　导师职称：　　　　　　　　　　　　2011　年5月20日57 简易数字存储示波器的设计摘要随着IC(集成电路)技术的发展，EDA(电子设计自动化)技术逐渐成为模拟与数字集成电路系统设计的重要手段。本设计正是基于EDA设计的毕业论文。本论文首先对EDA技术和可编程逻辑器件的发展概况作简单的介绍；然后对数字存储示波器的工作原理和示波器的发展历程进行介绍和分析；接着介绍使用FPGA进行开发设计的优点以及VHDL语言和ISE软件的特点，接下来分别对数字存储示波器的各个模块作设计介绍；最后是关于EDA技术的前沿发展趋势以及完成毕业设计过程中的几点心得体会。本论文的难点在于控制器的逻辑设计和用EAB（嵌入式阵列块）实现FIFO数据存储的设计，通过使用状态机的逻辑控制实现ADC的控制，通过相关的逻辑程序的设计可以看出VHDL语言具有很多的优势和特点。示波器作为一种电子测量中最常用的仪器，它可以用来观察各种波形的形状，并直观地显示出波形和时间的关系。数字存储示波器的原理是首先通过模/数转换把要测量的模拟信号转变为数字信号，然后存入存储器中，最后在显示时，又通过数/模转换器重新恢复为模拟信号，再显示在显示器上。关键词：数字存储示波器，有限状态机，EDA，VHDL，FPGA57 DesignofsimpledigitalstorageoscilloscopeAbstractAlongwiththeIC(integratedcircuit)technologydevelopment,EDA(electronicdesignautomation)techniquehasbecometheimportantmeansaboutanaloganddigitalintegratedcircuitsystemdesign.ThisdesignwasbasedontheEDAtechnique.ThispaperintroducethedevelopmentsituationofEDAtechnologyandprogrammablelogicdevicesfirst;Thenreviewwithdevelopmentprocessaboutthedigitalstorageoscilloscope;ThendescribestheuseoftheadvantagesofFPGAdesignanddevelopmentoflanguageandVHDLISEsoftwareofdigitalrespectivelycharacteristics,thentheoscilloscopedesigneachmoduleareintroduced;FinallyisaboutEDAtechnologydevelopmenttrend,andcompletefrontierintheprocessofgraduationdesignsomecomments.ThedifficultyofthispaperwiththelogicaldesignandcontrollerEAB(embeddedarrayblocksofdatastoreFIFOimplementedthroughtheuseofstatemachinedesignandrealizationofthecontrollogiccontrolthroughrelevantADC,thelogicprogramdesigncanseeVHDLlanguagehasalotofadvantagesandcharacteristics.Asakindofelectronicmeasurementoscilloscopethemostcommoninstrument,itcanbeusedtoobservevariouswaveformshape,andintuitivelyshowswaveformandtimerelationship.Theprincipleofdigitalstorageoscilloscopeisfirstbyd/atransformationtomeasuredanalogsignalsintodigitalsignals,thendepositedinthestorageandfinallyinshows,andthroughseveral/modeconverterrestoreforanalogsignals,thendisplayedinthedisplay.Keywords:Digitalstorageoscilloscope，Finitestatemachine，EDA，VHDL，FPGA57 目录摘要IIIAbstractIV1绪论11.1数字示波器概述11.1.1数字存储示波器的基本原理与特点21.1.2数字存储示波器的发展状况21.2EDA技术的发展概况31.3VHDL硬件描述语言简介41.4论文的选题和意义41.5论文的主要工作52系统的总体设计任务和方案分析62.1系统功能的定义和描述62.2数字存储示波器的主要功能和技术指标72.2.1输入模拟信号的处理72.2.2数字信号的存储82.2.3信号的还原82.2.4系统的控制82.3采样方式的选择92.4ADC控制器的设计概念103数字存储示波器硬件电路的设计123.1前向通道设计123.1.1阻抗变换电路123.1.2程控增益电路133.1.3抗混叠低通滤波电路143.1.4电平移位电路153.1.5触发电路163.1.6A/D转换部分173.2单片机和FPGA系统控制部分183.2.1FPGA控制部分183.2.2时钟产生模块193.2.3键盘逻辑控制模块203.2.4FIFO存储器的逻辑模块223.2.5ADC控制器模块243.2.6键盘译码263.2.7锯齿波产生模块273.2.8单片机部分293.3附属电路的设计303.3.1时钟电路303.3.2复位电路313.3.3键盘电路3157 3.3.4LCD显示电路323.4后向通道设计334数字存储示波器FPGA部分仿真和测试364.1ADC0809控制模块仿真364.2键盘译码模块的仿真374.3时钟分频模块的仿真374.4译码模块仿真38结论39参考文献40致谢42附录4357 简易数字存储示波器的设计1绪论20世纪70年代，数字存储示波器逐渐开始迅速的发展起来。数字存储示波器和普通模拟示波器有所不同，数字存储示波器并不是简单的将模拟信号存储在存储器上，而是首先将输入的模拟信号数字化，而后存入数字存储芯片中。由于系统内部都是数字化的，所以它可以很方便的实现对信号的长期储存和对信号进行各种复杂运算的操作。例如数字存储示波器通常可以对波形进行频率，幅值，平均值，峰峰值等参数的测量和计算。数字存储示波器的出现极大的压缩了普通模拟示波器的生存空间。从今后发展的趋势来看，数字存储示波器很有可能完全取代模拟示波器。未来的数字示波器将向液晶显示和高分辨率彩色显示的目标逐步发展，最终为用户提供良好的使用感受[1]。本论文将采用单片机和FPGA高速可编程逻辑器件联合控制的方式，再加上DA转换芯片，FIFO存储器和AD转换芯片等，利用EDA软件辅助设计，构建一个功能全，体积小，模块化的数字存储示波器硬件平台，提供了一种只需低成本就能够对传统示波器进行数字化改造的方案。1.1数字示波器概述示波器是电子测量中一种最常用的仪器，几乎每一个做电子工作的人员都需要一台。它可以用来观察、测量并且记录各种瞬时和连续的信号变化现象，并以直观的方式显示出来。示波器直观的显示方式可以帮助检测人员更好的理解波形的现象，因此示波器从一开始就得到人们的广泛关注。通常我们使用的示波器产生的图形是一个二维的波形，电压信号经由系统调整后显示在显示器的垂直方向上，而水平方向上显示时间矢量的值。最早的示波器是模拟方式的，由显像管来作为现实器件，显像管的工作原理和家用的电视机类似，显像管内部有高速电子枪，电子枪不停地发射出电子，发出的电子通过电子枪边上偏转磁场偏转后，击打屏幕上的发光物质上发出光亮。57 简易数字存储示波器的设计然而模拟示波器却有一个致命的缺点，它只能观测周期性的信号。对于非周期性的单次脉冲信号，模拟示波器是无能为力的，有时甚至是不可能的。为了能够将各种信号无失真地显示并存储起来，就需要用到数字技术。数字存储示波器的发展和模/数转换器（ADC）的发展不可分割。数字示波器通过ADC把模拟形式的输入转换为离散的数字信号，并保存在数字存储器中。存储数据正是数字技术所善于的。当波形需要被显示出来的时候，示波器就从存储器中读出这一连串的数据，经过相应数/模转换芯片转换后重现电压-时间关系的波形。目前市场上数字示波器已逐步取代模拟示波器成为市场的主流选择，在可预见的将来，可能将完全地取代传统模拟示波器[2]。本论文设计的数字存储示波器能够应用于实验教学中。在实验教学中示波器有非常重要的作用。同时本设计是对通用示波器进行改造，实现了数字存储功能，这样可以节约资源。1.1.1数字存储示波器的基本原理与特点数字存储示波器，它是用A/D把模拟信号转换成数字信号，然后存储在半导体存储器中，需要时再从存储器中取出相应的数据，通过相应的D/A转换器，再恢复成模拟量显示在荧光屏上。所以这种示波器的性能主要取决于进行信号处理的A/D、存储器和微处理器[3]。和模拟示波器相比，数字存储示波器具有许多特点，主要表现在以下几个方面：1、能长时间的保存信号由于数字存储示波器是把波形用数字方式存储起来，存储的时间可以无限的延长。这对于观察单次脉冲信号极为重要，如单次冲击波，放电现象等。2、波形的存储取样与波形的显示是独立的分开的两个阶段，对高速信号可以采用较高的取样和存储速度进行，对低速信号可以采用较低速率进行取样和存储；在显示部分，可以采用一个固定的读取速度，因而可以获得清晰而稳定的波形，可以不受约束的观测速度极慢的信号，这是模拟示波器不能做到的。同样的，对于观测高速信号来说，数字示波器可以采用降速显示的方式。3、测量准确度高由于采用了晶振做高稳定时钟，数字存储示波器具有很高的测时准确度。同时，高分辨率的AD转换器也使得幅度的测量精确度大大提高。4、示波器具有很强的数据处理能力由于内部使用了微处理器做数据处理，数字存储示波器能实现多种参数的测量和显示，例如上升时间，下降时间，峰峰值，脉宽等参数，能对波形进行频谱分析，实现平均值，取上下限等多种复杂的运算处理。5、可以和外部进行数据通信由于有了外部数据接口，数字存储示波器可以很方便的将存储的数据送到计算机或其他的外部设备，用过计算机来实现更复杂的数据分析和运算处理。1.1.2数字存储示波器的发展状况从第一台商用的示波器面世以来，示波器的发展经历了六十余个年头，以下就从时间方向来看下示波器的发展状况：电子示波器起始于上世纪四十年代，国泰克公司率先研发出带宽为10MHz的同步示波器用于观察、检测雷达等军事设施，这是世界上第一台示波器，也57 简易数字存储示波器的设计是近代示波器的鼻祖。基于半导体技术和电子计算机的发展，到上世纪五十年代的时候，电子示波器的带宽已经可以达到100MHz的水平了。转眼到了七十年代，模拟示波器的发展达到了当时的顶峰水平。但从此以后模拟示波器逐渐地走向了低谷，开始让位于数字示波器。　　其中最根本的原因在于如果模拟示波器想要提高到更高的带宽，就需要整体系统的全面升级。而示波管等基于材料等外部因素很难有大的提升，而且升级的成本很高。但数字示波器想要增加带宽则只要提高采集电路的A/D转换器的性能就可以了。而且数字存储示波器拥有数字存储、预触发等先进的功能，所以大公司们纷纷将视线转向数字示波器，数字存储示波器的发展很快超过了模拟示波器。进入九十年代，数字示波器带宽普遍提升到了1GHz以上，性能开是全面超越模拟示波器，数字示波器所拥有的功能变得更加好用、方便，而且还出现了数字示波器模拟化得现象。近几年，中国本土的示波器行业也得到了长足的发展，国外厂商一路垄断的情况有多好转。但就客观来说，我国目前在示波器行业仍然处于起步发展的阶段，距离国际一流的示波器厂商仍有比较大的距离。国内生产示波器的主要厂家有西安红华无线电厂、上海无线电二十一厂、辽宁无线电二厂、北京普源精电科技有限公司、江苏绿扬集团等[8]。1.2EDA技术的发展概况本次设计将采用EDA技术进行设计和开发。EDA技术是电子设计自动化的缩写，由20实际末的CAD、CAM、CAT、CAE技术发展而来。EDA技术的目的在于解放设计人员的思想，不再仅仅局限于各种元器件，而是把视线关注到硬件的描述上来，而由软件自动完成逻辑的编译、化简、分割、综合、优化、布局、布线和仿真等工作。近年来EDA技术发展迅猛,为教学、科研、产品设计与制造等提供了优良的开发环境。在教学方面，很多大学都开设了专门的EDA课程，其中特别是电子信息类专业的学生，EDA工具成为他们的必修课程，通过教学和实验相结合的教学模式，学生在学校里很好的掌握了EDA开发的基本原理和步骤，学校进一步通过毕业设计、竞赛等方式提高学生自主创新的开发能力，为社会培养了大量的先进技术人才。57 简易数字存储示波器的设计在科研方面，EDA技术主要用于新技术的创新和仿真，直接将设计出来FPGA/CPLD器件应用到仪器设备中，由此可以大大加快产品的研发效率，减小产品的开发周期。与传统的设计方法相比，应用EDA技术开发出来的产品体积更小、技术含量更高。在未来的电子开发领域，只有掌握了EDA技术才能拥有与世界电子竞争的能力，EDA技术作为科研根本源动力，已然成为电子设计的核心。在产品设计与制造方面，从各种高性能的芯片到各式各样的家用电器，在它们的内部我们都能看到EDA技术的身影。EDA技术不单是应用于初期的仿真测试,而且也在电路板的制作、生产与焊接等过程有重要作用。可以说EDA技术已经成为电子工业领域不可缺少的技术支持。1.3VHDL硬件描述语言简介硬件描述语言（HDL）是硬件设计者和EDA工具之间的界面。设计者使用HDL来描述自己的设计方案（或设计要求、设计意图），并把这个描述告诉给EDA工具，最后再EDA工具的帮助下进行详细的设计验证。在HDL形成发展以前，已经有了众多的、标准化的程序设计语言，例如C、PASCAL、FORTRAN等，他们适合于描述过程的算法，但不适合于描述硬件。各公司在发展自己的EDA工具的同时，必然要发展一种与之配套的HDL，用户一旦选择了某种EDA工具，就被束缚在设计环境里了。为了解决这个问题，美国国防部于1987年12月率先提出了VHDL语言并被IEEE组织定为标准的HDL。至此，各EDA公司相继推出自己的VHDL环境，或宣布自己的设计工具可以和VHDL接口，VHDL就逐步演变为工业标准。综合起来讲，VHDL语言具有如下优点[4]：1、设计技术齐全、方法灵活、支持广泛2、系统硬件描述能力强。3、VHDL的硬件描述和生产工艺技术无关。4、VHDL语言标准、规范、易于共享和重复利用5、产品上市能力快，成本低1.4论文的选题和意义近年来，随着数字集成电路技术的飞速发展，数字存储示波器逐渐成为电子测量工具中基础的工具，而示波器本身也正在往宽带化、模块化、网络化等方向发展。数字存数示波器的最大优点在于其强大的数据分析能力，其拥有的各种测量参数都是模拟示波器时代无法想象的。57 简易数字存储示波器的设计那么，模拟示波器如何才能够转变为具有数字存储能力的数字示波器呢？这就是本次毕业设计所要完成的工作。通过本次设计所介绍的方法，我们可以使用很小的资金投入完成对普通模拟示波器的数字化改造，通过这样的改造不仅可以实现数字化的功能，更可以在改造中锻炼实际操作能力。本设计的做法是单独设计一个具有数据采集、数据存储、数据测量的逻辑电路模块，这个模块与模拟示波器互相独立，实际上就是对通用示波器显示之前的部分进行改造，从而实现数字存储的功能。改造后的示波器主要用于个人实验和教学。这样既可以实现数字存储示波器的功能又不会增加太多的资金投入。这对于提高教学实验和科研的水平有很大益处。1.5论文的主要工作本论文将综合研究FPGA技术，单片机技术，模拟集成电路技术，SOPC（systemonchip）技术，显示技术等一系列较为先进的方法和技术，以FPGA为硬件核心电路，基于SOPC技术和单片机技术设计实现数字存储式示波器。论文的主要工作如下：(1)对FPGA，SOPC，PCB和单片机等方面的理论知识及其最新技术和最新方法进行学习和研究。(2)根据系统的功能进行整体方案的设计。(3)数字存储示波器系统数字硬件电路的设计与实现。(4)进行系统逻辑功能的设计，仿真与调试。(5)数字存储示波器信号采集、数据存储、后向通道的设计研究。论文工作的难点是(1)高稳定度，高精度，高分辨率，高速转换速率的实现。(2)全数字化的控制技术的实现方法。(3)将各种功能模块以VHDL形式构建，并在一块FPGA芯片及单片机上实现。(4)硬件电路的制作与调试。(5)整合各模块总体上实现系统的功能。57 简易数字存储示波器的设计2系统的总体设计任务和方案分析本章主要对数字存储示波器的外部特性进行分析，描述示波器的主要功能以及示波器的输入和输出；阐述实现示波器功能的基本原理、基本框图。2.1系统功能的定义和描述数字存储示波器是通过模数转换和数字取样工作的数字化示波器。示波器的基本原理图如下所示：FPGA被测信号信号调理电路AD转换电路单片机系统触发电路键盘操作指示屏DA/X转换DA/Y转换通用示波器显示器FIFO图2-1数字存储示波器原理图从图中看输入为被测信号，输出为X、Y信号分别作用于通用示波器的水平和垂直方向，键盘和显示器用于人机接口，显示部分借用通用示波器的显示系统，不对通用示波器作出调整，只作为显示作用。设计要求：57 简易数字存储示波器的设计示波器是时域波形测量仪器，带宽、垂直灵敏度、垂直灵敏度误差、上升时间、扫描时间因数、扫描时间因数误差、触发抖动、触发灵敏度等都是其基本指标。数字存储示波器是采用模/数转换的新型数字化、智能化示波器，垂直分辨率、存储深度、最高采样率、单次带宽、重复带宽、实时带宽和预触发时间都是其特色指标。1、具有单次触发存储显示方式，即每按动一次触发按键，在满足触发条件时，能对被测信号进行一次采集与存储，然后将它连续的显示到屏幕上。2、垂直分辨率为32级／div，水平分辨率为20级／div，输入阻抗大于1MΩ。3、设置0.2s／div、0.2ms／div、20us／div三档扫描速度，仪器的频率范围DC为50KHz。4、设置0.01v／div、0.1v／div、lv／div三档垂直灵敏度。5、具有单次触发和连续触发两种方式，在连续触发方式下，仪器能连续对信号进行采集、存储并实时显示。6、增加水平移动扩展显示功能，要求存储深度增加一倍，并且能通过操作移动键显示被存储信号波形的任一部分。2.2数字存储示波器的主要功能和技术指标初始输入信号为模拟信号，而存储方式又是以数字方式存储的，所以应将模拟信号转换为数字信号，然后存储到存储器中，当需要显示的时候，从存储器中读出数据并恢复为模拟信号，并送往普通示波器的Y输入端，在X输入端加入对应的锯齿波信号，采用2维界面观察信号的波形，因此，我们将系统整体分割为数据的采样和处理，信号的存储，系统整体控制，波形显示4个主要方面。2.2.1输入模拟信号的处理信号调理电路的作用在于对被测输入信号进行线性处理，使信号符合下一级转换电路对信号范围的要求。输入信号到数字示波器时，首先要经过相关的处理才能给ADC芯片，因为ADC的电压输入范围有一定的要求，通常为0-5V或0-2V的。输入的模拟信号，必须根据不同的垂直灵敏度进行相应的调整，一般是放大小电压信号，衰减大电压信号，以符合ADC的输入电压范围。因此，你需要通过使用可调增益放大电路。同时由于设计输入信号带宽为10MHz的，因此频率范围也要同时满足设计要求，所以在信号发送到ADC之前，我们还可以加一个低通滤波器，以防止对高频信号进行采样，导致频率混叠，最终无法准确恢复原始信号。同时，为了防止因为ADC的输入电压信号过大，从而可能导致烧毁芯片，可以加入限幅电路。ADC芯片的选择需要考虑很多因素：将要测量信号的频率范围决定了ADC芯片的采样频率，57 简易数字存储示波器的设计ADC的编码位数与垂直分辨率有关。根据这两个条件，选择合适的ADC芯片。2.2.2数字信号的存储数字信号的存储是数字存储示波器的关键，通常都采用RAM作为存储器。从结构上来分RAM有两种：双端口RAM和通用的RAM(SRAM)。双端口RAM可以同时进行读、写两个操作，但其控制电路较为复杂，价格也比较昂贵；SRAM则是普通的数据存储器，使用方法简单，价格也便宜。但在本设计中由于采用了内含嵌入式阵列块的FPGA，器件内部本身就具有逻辑阵列和嵌入阵列两种。嵌入阵列由一系列EAB（嵌入式阵列块）组成，可以作为存储器使用，用来构成双口RAM或FIFO。所以本设计选用EAB构成的FIFO（FirstInputFirstOutput先入先出队列）来进行数据的存储，这样既可以减少外接器件又可以提高示波器的可靠性。2.2.3信号的还原还原出的信号波形将以存储器中的数据值为Y轴坐标，以信号点所在时钟为X轴坐标，在显示器中由电子管扫描到荧光屏上。步骤如下：首先在控制器的控制下通过DAC芯片将存储器中的数字值读出并转换成模拟信号，输送至普通示波器垂直通道，同时向普通示波器水平通道提供对应的锯齿波扫描电压，整合以后显示在荧光屏上就成为了稳定的波形。数字信号的还原通过DAC转换得到的，当采样数据恢复为模拟信号时，速度方面选择一个符合合人们观察的速率即可，只要不会显示时发生闪烁就可以了，尤其是对于高频信号，不必过分追求昂贵的高速DAC，因为被测信号的数据已经存储在存储器中了。当恢复的被测信号经过普通示波器Y通道时，应该是稳定的波形，这就对示波器的X通道和Y通道的同步有所要求，为了实现这种同步，波形数据恢复采用的DA应当和时基信号采用的DA型号一致，这样才能保证X和Y方向上的同步。2.2.4系统的控制本设计应该在满足触发条件时能对被测信号进行采集、存储、显示；为了实现示波器功能，控制系统应该满足以下要求：（1）设计的仪器应该在满足触发条件时能对被测信号进行采集、存储和显示；（2）当需要将波形显示到屏幕上时，提供一个适当的速度将存储器中的数据恢复至Y通道，并在X通道同样提供一个与Y通道同步的扫描信号；57 简易数字存储示波器的设计（3）控制系统作为整体系统中关键的部件，相当于人的大脑，也是系统中最复杂的一个部分。其中牵涉到前向通告中输入信号的各种转换变化，采样器件ADC芯片的功能控制，存储器的读写，后向通道的信号恢复以及人机界面等等。能实现上述要求的控制器有如下三种方案可供选择：（1）单一采用用大规模集成电路实现，例如现场可编程逻辑器件FPGA；（2）单一用单片机实现，例如现在流行的MCS-51系列8位机；（3）用单片机和复杂可编程器件联合共同实现的方法。在以上三种设计方案中，方案（1）这种方法对ADC采样频率的精确控制，存储器的读写操作都比较方便，而且速度也比较快，但在人机接口的设计方面就比较麻烦一些。方案（2）这种方法对单片机的要求非常高，特别是信号的高速处理方面，由于本身单片机的工作频率不高，大大限制了它的运算速度，实现起来是比较困难。方案（3）由单片机作整个系统的管理，由现场可编程逻辑器件FPGA完成高速控制功能，例如用单片机实现对FPGA及整个示波器的管理，用FPGA实现对高速信号的采集和存储。因此本设计选择方案（3），即用单片机和FPGA实现两层控制功能，FPGA进行底层控制，而由单片机组成的最小系统进行顶层控制。2.3采样方式的选择在现代数字存储示波器中，通常采用的采样方式有两种：一种是实时采样，另一种是等效采样。实时采样就是对波形逐点进行采集,可以实时地显示输入信号的波形,因此适用于任何形式的信号波形。按照采样定理，采样的速率必须高于信号中最高频率分量的2倍才能复原出原本信号的摸样；对于周期的正弦信号来说，一个周期内最少应该有两个采样点。而等效采样就是在不同的周期不用的位置通过多次采样而获得并重建信号的波形，但是前提是信号必须是重复的。等效采样通过多次采样,把在信号的不同周期中采样得到的数据进行重组,从而能够重建原始的信号波形。等效采样的采样速度可以很高。57 简易数字存储示波器的设计实时采样YYtt等效采样图2-2实时采样与等效采样示意2.4ADC控制器的设计概念对A/D转换器进行采样控制，我们一般是采用单片机来实现控制过程的。单片机程序编程简单，而且控制灵活，但缺点也很明显，由于单片机主体晶振频率过低导致其控制周期长，控制速度慢。当A/D转换器本身的采样速度比较高时，控制速度慢的缺点就尤为显现，单片机的运算速度大大的限制了A/D转换的速度，从而拖慢了系统整体的工作效率。为此我们专门设计了VHDL状态机控制逻辑程序来完成对ADC芯片的控制。使用有限状态机的优点:1、使用有限状态机摆脱了传统硬件电路的控制方式。状态机并不是根据纯硬件电路来完成预先控制的，而是通过类似于软件的方式进行工作，但状态机又有别于纯软件，在运行方式上类似于控制灵活和方便的CPU，但在运行速度和工作可靠性方面都优于CPU。2、状态机比较容易组成封闭式的运行环境，这对于大规模逻辑电路设计中的竞争-冒险现象是一个不错的处理方法。在状态机设计中有多种设计方案可以消除电路中的毛刺现象。3、与其他语言相比较，VHDL状态机的表述层次分明，结构清晰，可读性较高。57 简易数字存储示波器的设计从运行的速度方面来看，尽管CPU和状态机都是按照时钟节拍以顺序方式工作的，但是CPU按照的是指令周期，以逐条执行指令的方式运行的；每执行一条指令，都要经过一个固定的指令周期，而一个指令周期又由多个机器周期构成，一个机器周期又由多个时钟节拍构成；一个完整的程序往往有成百上千条指令。当整个程序走完的时候，就花费了相当大量的时间。相比之下，状态机有关的状态变化周期只有一个时钟周期，而且，基于VHDL并行执行的语言特点，在每一进程中，状态机还可以同时完成许多并行的运算和控制操作，这就相当于拥有了CPU的流水线功能，所以，一个完整的控制程序即便由多个并行的状态机构成，其完成的效率也远远高于普通的CPU。一般由状态机构成的硬件系统比CPU构成的工作速度要高出三至四个数量级。从可靠性的方面来看，状态机的优势就更加明显了。CPU软件执行的方式决定了任何CPU都不可能永远不出错，这已是不争的事实了。因此，用于要求高可靠性的特殊复杂环境下的电子系统，如果以CPU作为主要芯片，那程序经常跑飞就是很正常的了。然而，状态机系统的工作方式有所不同，第一它是由硬件电路构成；而后是当状态机进入从出错中返回正常状态所耗的时间十分短暂，通常只有2、3个时钟周期，约数十ns，尚不足以对系统的运行构成损害；而CPU通过看门狗的方式从跑飞的程序中恢复过来，耗时通常都达数十ms，这对于高速高可靠系统显然是不行的。因此，在本设计中采用有限状态机来实现ADC控制器，这样既可以满足高速度又可满足高可靠性的要求。57 简易数字存储示波器的设计3数字存储示波器硬件电路的设计数字存储示波器可以划分为三个基本组成部分：既前向通道、控制器、后向通道及周边的附属电路。前向通道包括阻抗变换、输入电路、程控放大电路、滤波电路、电平移位电路、触发电路和A/D转换器，其主要功能是对信号进行调理、采集、数字化和产生触发控制信号交由控制器进行控制。控制器方面包括FPGA和单片机两部分，主要功能是实现对示波器整体的控制和数据的存储处理。后向通道包括Y方向输出电路、X方向输出电路,其主要功能是把数字量转化为模拟量传输至通用示波器的输入端。3.1前向通道设计前向通道处理的是模拟信号，包含4个部分，分别为阻抗变换，程控增益放大，抗混叠低通滤波，电平位移电路，组成框图如图示：输入信号阻抗变换程控增益放大低通滤波电平移位AD图3-1前向通道组成图3.1.1阻抗变换电路设计条件及要求是：输入阻抗要求达到1MΩ。为了达到1MΩ的输入阻抗，我们就采用同相电压跟随器。电压跟随器，顾名思义，就是输出电压随着输入电压变化也发生相同变化，就是说，电压跟随器放大倍数恒小于且接近1，同时可以使得输入阻抗在很大程度上得到提高，又保证输出电压基本等于输入电压，这样，输入电容的容量可以大幅度减小，为应用高品质的电容提供了前提保证。另一方面电压跟随器还可以起到隔离的作用。为了对信号源呈现为稳定负载,本系统在电路的输入端并联一个电阻R，这时等效输入电阻R1'为：R1'=R‖R1,并要求R1'=100KΩ。由于R1>>100kΩ，因此可以认为R1'≈R，按要求取R=100KΩ57 简易数字存储示波器的设计输入噪声电压：已知TL070的噪声指标为18nV/(Hz^1/2)(1kHZ)；，而示波器的带宽要求为DC50KHz，因此等效输入噪声电压为（18nV/Hz）×√(50∙10^3)≈18nV×223.6≈4.024μV。而设计中要求最高灵敏度0.01V/div，按示波器的垂直分辨率为32级/div考虑，此时测量电压的分辨力为0.01V/32=0.312mV。因为4.032μV<<0.312mV，所以噪声电压的影响可以忽略不计[8]。图3-2阻抗变换电路3.1.2程控增益电路1.增益的计算本系统设置三挡垂直灵敏度：0.01V/div、0.1V/div、1V/div。垂直刻度为8div，垂直分辨率为32级/div。假设分别在三档垂直灵敏度的情况下，当示波器满刻度显示时增益后送到数字存储示波器低通滤波电路输入端的被测信号的幅度Vin(n=1、2、3)将分别为：Vi1=1V/div×8div=8V；Vi2=0.1V/div×8div=0.8V；Vi3=0.01V/div×8div=0.08V。为了适应后接ADC0809模拟输入电压范围Vmax=5V的要求，程控增益电路需要按照不同的垂直灵敏度设置不同的增益：An=Vmax/Vin，其中n=1，2，3，对应3个不同垂直灵敏度所对应的电压增益，由公式我们可以得出：A1=5/8=0.625；A2=5/0.8=6.25；A3=5/0.08=62.5。2.程控电路[11]图中A为运算放大器，选则主流的JFET输入LF353。LF353的有关参数为：电压增益100db；温度漂移10μV/℃；偏置电流50pA；增益带宽积GB=4MHz；57 简易数字存储示波器的设计最大转换速率13V/μs；输入噪声电压密度18nV/rtHz；功耗500mW。图3-3程控增益电路图中4051芯片为模拟开关，通过A、B、C三路选择即可选通8路输出。若取R4=10kΩ,故有R∑X=An×R4。为了能够使用现实中的固定电阻，将R∑X分为固定电阻Rn和可调电阻Rnn两部分，所以R∑X=Rn+Rnn。当A1=0.625时，R∑1=6.25kΩ，取R1=4.7kΩ，R11=1.55kΩ；当A2=6.25时，R∑2=62.5Ω，取R2=47kΩ，R22=15.5kΩ；当A3=62.5时，R∑3=625kΩ，取R3=470kΩ，R33=155kΩ。图中电容器C1、C2、C3在放大器中起补偿作用，以改变频率响应、避免自激，其数值分别为C1=1000pF，C2=100pF，C3=10pF。3.1.3抗混叠低通滤波电路57 简易数字存储示波器的设计由于本次设计的数字示波器的频率范围只有50kHz，所以在本次设计中采用直接耦合的方式（所谓的直接耦合就是不通过电容、变压器等直接用电阻导线进行连接）。对于信号低频部分，即直流分量电路可以直接通过；但是当频率高到一定程度时，信号的传输就会发生一定的改变。为了使后向通道能良好的还原出输入信号，就需要滤除高频信号中多余的噪声信号。因此，我们在将信号输入A/D之前要进行滤波，消除掉有用信号之外的无用分量。在本设计中我们采用二阶波特沃低通有源滤波器，将其截至频率设定成略高于50KHz。波特沃二阶源滤波器的主要优点是带内特性曲线平坦，其电路如图所示：图3-4抗混叠低通滤波电路为了消除混叠,需要设置抗混叠滤波器。若输入信号DC50KHZ，则我们要求其测量误差应当≤5%。对于DC50kHz的信号来说，其误差应小于0.46db。同时波特沃滤波器在通带内幅度平坦，且相位特性较好，满足设计的要求，所以选用波特沃滤波器。图中R1、R2、C1和C2构成二阶低通网络。调解各电阻、电容参数就可以改变低通的频率范围。电路中运算放大器A选用LF353。3.1.4电平移位电路电平移位电路的作用：输入信号有可能是正的也有可能是负的，而A/D芯片对输入信号的要求通常是单一极性的。例如我们需要将输入的-2至2V电压变换到o至2V。这时我们就要用到电平移位电路了。电平移位电路如下图所示。图中的运算放大器A仍然选择LF353；偏移电压为+2V；电阻取R1=5kΩ,R2=10kΩ,R3=12kΩ[12]。57 简易数字存储示波器的设计图3-5电平移位电路3.1.5触发电路触发电路的作用：当触发条件满足时系统自动产生一个触发脉冲或触发电平，从而使控制电路得以进行相应的控制。触发的方式一共有两种：单次触发和连续触发。单次触发是当满足触发条件时只产生一次触发信号；连续触发是当满足触发条件时就连续产生触发信号。触发电路模块的设计方案。在触发电路设计上，我们采用简单的同相过零比较器，输入电压为0～2V，控制比较器的负端，使得当输入电压大于lV时输出触发电平，在输出端利用可调变阻器控制输出电平，从而调节触发电平。比较器输出的跳变信号送给单片机进行触发控制，从而实现对信号采集和存储的触发控制模式。触发电路如下图所示：57 简易数字存储示波器的设计图3-6触发电路3.1.6A/D转换部分ADC芯片的选取ADC芯片的选取最重要的两个因素取决于所设计电路所要求的ADC的位宽和ADC的转换速率。所以根据我们的设计要求垂直分辨率32级/div，屏幕上垂直刻度共8级，所以垂直方向上共32*8=256的级数。故ADC的位宽为x=log2256=8。所以采用8位的ADC芯片是比较合适的。同时从扫描的速率上来看最大扫描速率要求20us／div，水平分辨率20级/div。故系统最大采样率为20/20us=1*106=1MHZ。所以要求ADC芯片的最高转换速率必须大于1MHZ。了解了设计的要求，而后再来看看ADC的种类有哪些。从转换的类型上来看ADC主要分为两种：直接型和间接型。直接ADC是将输入模拟电压直接转换成数字量，如并联比较型ADC和逐次比较型ADC；间接ADC是先将输入模拟电压转换成时间或频率，然后再把这些中间量转换成数字量，如双积分型ADC。并联比较型ADC优点：采用各量级同时并行比较，各位输出码同时并行产生，因此转换速度快，转换速度与输出码位数无关。缺点：成本高、功耗大，所用元件数量随ADC位数的增加，以几何级数上升。适用于要求高速、低分辨率的场合。逐次逼近型ADC特点：逐次逼近型ADC每次转换需要n+1个节拍脉冲才能完成，比并联比较型ADC转换速度慢，属于中速ADC器件。另外，当位数较多时，所需的元、器件比并联比较型少得多，应用较广。双积分型ADC优点：（1）抗干扰能力强。采样电压是采样时间内输入电压的平均值。（2）稳定性好，转换精度高。通过两次积分把VI和VREF之比变成两次计数值之比，只要求RC和TC在两次积分时保持不变即可。（3）非线性误差小。转换结果与积分时间常数RC无关，消除了积分非线性带来的误差。缺点：转换速度低。57 简易数字存储示波器的设计综合以上角度，本次设计最终选择了经常使用的ADC0809来作为ADC芯片。ADC0809是M美国国家半导体公司生产的CMOS工艺8通道，8位逐次逼近式A/D转换器。是目前国内应用最广泛的8位通用A/D芯片。ADC0809的主要特性:（1）8路输入通道，8位A／D转换器，即分辨率为8位。（2）具有转换起停控制端。（3）转换时间为100μs(时钟为640kHz时)，130μs（时钟为500kHz时）　（4）单个＋5V电源供电（5）模拟输入电压范围0～＋5V，不需零点和满刻度校准。（6）工作温度范围为-40～＋85摄氏度（7）低功耗，约15mW。图3-7ADC0809内部图片3.2单片机和FPGA系统控制部分作为整个示波器最核心的部分，单片机和FPGA控制的好坏决定了整个系统的可靠性和稳定性。在本次设计中，将单片机作为顶层控制系统控制FPGA，而FPGA来作为数字信号处理控制来控制外接电路。下面将分别介绍FPGA部分和单片机部分的运作。3.2.1FPGA控制部分FPGA控制部分主要包括以下六个部分：时钟产生、FIFO存储系统、键盘扫描、ADC转换控制、译码和锯齿波产生。整体如下图所示：下面将分别介绍这六个模块。57 简易数字存储示波器的设计图3-8整体结构视图3.2.2时钟产生模块时钟产生模块将通过分频的方式把系统输入的50MHZ频率分为100HZ和640KHZ两种，将分别作为键盘扫描的基本时钟和ADC转换器工作时钟、FIFO存储器工作时钟、锯齿波时钟。因此该VHDL代码包含两个进程[14]。图3-9时钟模块的RTL级原理图57 简易数字存储示波器的设计3.2.3键盘逻辑控制模块键盘逻辑控制的作用是检测控制面板上按键是否被按下，而后通过编码方式将按键对应的码值输出给单片机，交由单片机来完成相应的控制。相关的RTL和VHDL代码如下：57 简易数字存储示波器的设计图3-10键盘模块的RTL级原理图57 简易数字存储示波器的设计3.2.4FIFO存储器的逻辑模块作为数字存储示波器之中相当重要的一个组成部分，FIFO存储器的实现显得尤为重要。首先让我们来认识一下FIFO。什么是FIFO：FIFO是英文FirstInFirstOut的缩写，是一种先进先出的数据缓存器，他与普通存储器的根本区别在于其没有外部的读写地址线，这样使用起来非常简单。FIFO一般用于两个输入输出之间数据缓冲，比如FIFO的一端连接AD数据采集，另一端连接计算机总线，假设AD采集的速率为8位100KSPS，那么每秒的数据量为100K×8bit=0.8Mbps,而总线的速度为33MHz，总线宽度32bit,其最大传输速率为1056Mbps,由于两端传输速度的不同而不能直接相连，这时我们就可以采用FIFO来作为数据缓冲。在本次设计中由于前向通道对数据采集的速率要求比较高，而后向通道和显示则要求比较低，FIFO存储器两端的数据传输速度要求不一致的原因，所以决定采用FIFO存储作为示波器的存储器件。以下是FIFO的具体实现方法和相关的RTL级示意图：57 简易数字存储示波器的设计图3-11FIFO存储模块RTL级存储器原理图57 简易数字存储示波器的设计3.2.5ADC控制器模块本次设计的一大特点就是采用FPGA中状态机而非传统的单片机程序来控制ADC的模数转换[22]。原理说明：ADC0809是美国国家半导体公司生产的CMOS工艺8通道，8位逐次逼近式A/D转换器。其内部有一个8通道多路开关，它可以根据地址码锁存译码后的信号，只选通8路模拟输入信号中的一个进行A/D转换。是目前国内应用最广泛的8位通用A/D芯片主要控制信号说明：如图所示，有8个模拟信号输入通道，IN0～IN7；由ADDA、ADDB、ADDC作为此8路通道选择地址，在转换开始前由地址锁存允许信号ALE将此3位地址锁存至锁存器中，以确定转换信号通道；EOC作为转换结束状态信号，由低电平转为高电平时说明转换结束，低电平指示正在转换；START信号为转换启动信号，上升沿启动；OE为数据输出允许，高电平有效；CLK为转换时钟。57 简易数字存储示波器的设计图3-12ADC0809芯片工作时序图以下是ADC控制模块的RTL级示意图和逻辑VHDL实现。图3-13ADC0809控制模块RTL级原理图57 简易数字存储示波器的设计3.2.6键盘译码键盘译码的作用是将键盘控制模块中输出的键值进行译码，而后交由单片机进行控制。在键盘逻辑控制模块中我们可以看到kout键值输出的是3位的，所以我们只要采用一个简单的3-8译码就可以转换为8位onehot型的数据，为了使电路简便，我们用VHDL语言来实现它。57 简易数字存储示波器的设计3.2.7锯齿波产生模块当信号最终显示在荧光屏上时，不仅要求在Y轴上有数据，而且在X轴上要有和Y轴同步的时间信号，只有这样才能在屏幕上显示出稳定的波形。锯齿波模块的作用就是用于生成和Y轴同步的锯齿波信号。锯齿波的产生主要决定于两个方面：计数器的频率和一个周期内波形产生的点数。计数器的频率越高，锯齿波的频率也越高；另一方面，一个周期内产生波形所需要的点数越多，波的频率就越低。考虑到本次设计中数字电路都是8位的切要和数据同步，故采用8个点并沿用FIFO模块的时钟信号。具体的RTL示意图和VHDL语言如下：57 简易数字存储示波器的设计图3-14锯齿波产生模块RTL级原理图57 简易数字存储示波器的设计3.2.8单片机部分本次设计中单片机主要用来负责对FPGA器件和整体外接电路进行控制，芯片的选择方面，采用AT89C52单片机。AT89C52是一个低电压，高性能CMOS8位单片机，片内含8kbytes的可反复擦写的Flash只读程序存储器和256bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，带有看门狗功能[17]。AT89C52主要功能特性:　1、兼容MCS51指令系统　　2、8k可擦写FlashROM；　　3、32个双向I/O口；　　4、256x8bit内部RAM；　　5、3个16位可编程定时/计数器中断；　　6、时钟频率0-24MHz；　　7、2个串行中断，可编程UART串行通道；　　8、2个外部中断源，共8个中断源；　　9、2个读写中断口线，3级加密位；　　10、低功耗空闲和掉电模式，软件设置睡眠和唤醒功能；57 简易数字存储示波器的设计图3-15AT89C52芯片引脚图单片机部分主要就是软件的控制，以下介绍了单片机的软件流程设计。等待键盘输入参数读取FIFO并且显示波形数据处理停止开始仪器初始化单片机工作NFPGA开始工作Y垂直灵敏度水平扫描触发方式采样方式返回指令信号采集存储图3-16单片机软件流程图3.3附属电路的设计3.3.1时钟电路通常，时钟分为两种：内部时钟方式和外部时钟方式。在本设计中采用内部时钟的方式，在单片机的XTAL1和XTAL2两端连接晶振为单片机提供稳定的时钟信号。57 简易数字存储示波器的设计图3-17时钟电路3.3.2复位电路复位电路为整个示波器系统提供复位功能。复位电路不仅连接了单片机的RST口，而且还连接了FPGA的复位端口。复位的方式采用电平复位，复位按键通过电阻和电容和VCC连接。电阻和电容的作用用来控制复位的时间。图3-18复位电路3.3.3键盘电路键盘为系统和人之间的通信做了桥梁，人通过按键才能对整个系统进行相应的控制。键盘电路也分为两种：一种是简单的一个按键对应一个I/O口，电路简单缺点也很明显，当按键很多的时候会占用大量的I/O口，尤其是对于本身I/O口就不多的单片机而言；另一种则是本次设计所采用的矩阵式键盘，虽然电路的复杂度有所增加，但是优点也很明显，可以节约大量的端口。距离来说:一个4*4的矩阵键盘只需要8个端口，而改用直连的方式则需要16个端口，端口被大大节约了。57 简易数字存储示波器的设计考虑到本次设计所需要的功能，为系统设置了8个按键。0：V/div（垂直灵敏度）；1：s/div（扫描速度）；2：扩展/常态；3：启动/暂停；4：向上移动；5：向下移动；6：频率计算;7:峰峰值/平均值。电路图如下图所示：图3-19矩阵键盘3.3.4LCD显示电路LCD显示可以为人提供直观的图像，虽然本次设计显示部分沿用了旧的模拟示波器，单LCD模块主要显示的是人机界面，拟采用LCM12864作为LCD显示模块。LCM12864是一种带中文字库的，具有4位/8位并行、2线或3线串行多种接口方式，内部含有国标一级、二级简体中文字库的点阵图形液晶显示模块；其显示分辨率为128×64,内置8192个16*16点汉字，和128个16*8点ASCII字符集.利用该模块灵活的接口方式和简单、方便的操作指令，可构成全中文人机交互图形界面。可以显示8×4行16×16点阵的汉字.也可完成图形显示。管脚号管脚名称电平管脚功能描述1VSS0V电源地2VCC3.0+5V电源正3V0-对比度（亮度）调整4RS(CS）H/LRS=“H”,表示DB7——DB0为显示数据RS=“L”,表示DB7——DB0为显示指令数据5R/W(SID)H/LR/W=“H”,E=“H”,数据被读到DB7——DB0R/W=“L”,E=“H→L”,DB7—DB0的数据被写到IR或DR6E(SCLK)H/L使能信号7DB0-DB7H/L三态数据线15PSBH/LH：8位或4位并口方式，L：串口方式（见注释1）16NC-空脚17/RESETH/L复位端，低电平有效（见注释2）18VOUT-LCD驱动电压输出端19AVDD背光源正端（+5V）57 简易数字存储示波器的设计20KVSS背光源负端图3-20LCD显示电路3.4后向通道设计在前面的电路设计中，我们已经将最初的模拟信号转换为了数字信号又通过存储器存储起来，在这最后一部分的后向通道设计中，我们还需要将数字信号还原出来。这就同时需要有Y方向上的数据信号和X方向上的时间扫描电压。所以我们将后向通道分为了两个部分：Y方向上和X方向上。由于整个系统都是8位的，所以在DA的选择上我们也选择8位的DA芯片，进而考虑到价格等多方面的因素，最终选择DAC0832作为后向通道的DA芯片。特别要注意的是，由于必须要保持整个图像的稳定，所以在X通道和Y通道中必须要使用同样的DA芯片，这样可以方便安装和调试。DAC0832是CMOS工艺制造的8位单片D/A转换器，芯片采用的是双列直插封装结构。57 简易数字存储示波器的设计图3-21DAC0832内部原理图引脚功能1、DI0～DI7：8位数字量数据输入端（内部为8位数据寄存器）。2、AGND：模拟信号输出的接地端。3、DGND：数字信号输入的接地端。4、IOUT1、IOUT2：模拟电流信号输出端，IOUT1与IOUT2的和为常数且IOUT1与DAC寄存器的内容线性变化。5、VCC：工作电源。6、RBF：反馈信号输入端。芯片内已有反馈电阻。在片外一般接运放的输出端。7、VREF：基准电压输入端。（由外部电路提供的，可在-10V～+10V内选取）8、ILE：数据锁存允许信号输入端，高电平有效。9、CS：8位数据寄存器的选通信号输入端，低电平有效。10、WR1：输入寄存器写选通信号输入端，低电平有效。11、WR2：DAC寄存器写选通信号输入端，低电平有效。12、XFER：数据转移控制信号输入端，低电平有效。13、LT1、LT2：为内部两个寄存器的输入锁存端。ADC0832一般有两种连接方式：单缓冲连接方式和双缓冲连接方式。在这里我们选择使用单缓冲方式。所谓单缓冲方式就是使DAC0832的两个输入寄存器中有一个（多位DAC寄存器）处于直通方式，而另一个处于受控锁存方式。为使DAC寄存器处于直通方式，应使WR2=0和XFER=0。为此可把这两个信号固定接地，或如电路中把WR2与WR1相连，把XFER与CS相连。为使输入寄存器处于受控锁存方式，应把WR1接80C52的WR，ILE接高电平。此外还应把CS接高位地址线或地址译码输出，以便于对输入寄存器进行选择。57 简易数字存储示波器的设计在这次设计中，我们需要使用DAC0832来输出一个锯齿波型来使显示屏上的电子束发生偏转，所以需要在DAC输出端接运算放大器，由运算放大器来产生锯齿波信号。整个后向通道的电路如下图所示。图3-22后向通道电路图57 简易数字存储示波器的设计4数字存储示波器FPGA部分仿真和测试由于时间的关系，本次设计只来得及完成FPGA程序部分和系统整体的电路设计。单片机软件程序还来不及编写，所以只能完成FPGA部分VHDL语言的仿真和测试。本次设计所采用的FPGA软件的基于Xilinx公司的ISE，所以测试仿真部分沿用ISE所自带的Testbench结合ModelSim的方法来做波形的仿真。ModelSim是Mentor公司所研发的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的支持VHDL和Verilog两种语言混合仿真的仿真器，是FPGA/ASIC设计的首选仿真软件[30]。4.1ADC0809控制模块仿真图4-1ADC0809控制模块仿真图仿真图如上图所示，从图中可以看出ADC控制器各个状态间的转换和最终的数据输出，当有数据输入时，首先从ST0状态转变到ST1，ALE地址选通信号锁存，直至start启动信号来临，然后系统等待EOC自动变为低电平时转换开始，当EOC由低变高说明转换结束，系统等待OE使能信号，再将数据输出[28]。57 简易数字存储示波器的设计4.2键盘译码模块的仿真图4-2键盘译码模块仿真图仿真图如上图所示，从图中可以看出一开始没有按键按下时，系统检测到4个时钟跳变，就输出一个中断信号nint，告诉单片机停止检测键盘，当有键盘按下时，系统通过不断检测行信号而后译码出相关的按键，最终输出至KOUT输出端口，我们还可以通过改变程序中counter计数器的范围和计数值来改变行信号生成的频率，从而可以控制按键时间的长短。4.3时钟分频模块的仿真时钟分频模块将50MHZ的晶振频率分频至键盘模块使用的100HZ和ADC0809控制器使用的640KHZ。图4-3100HZ时钟分频模块仿真图57 简易数字存储示波器的设计图4-4640KHZ时钟分频模块仿真图由于三个频率之间数量级差的比较大，所以分别使用两幅图片来展示100HZ和640KHZ两种频率。4.4译码模块仿真译码模块主要是将键盘模块得到的3位键值通过3-8译码的方式变成one-hot型，事实上译码模块就是一个3-8译码器。图4-5译码模块仿真图仿真图如上图所示，从图中可以很清楚的看到每输入一个3位数据，输出都是即时的。57 简易数字存储示波器的设计结论经过几个月的查找资料、分析论证、设计、仿真，本次毕业设计已基本达到了目的。同时由于时间的限制以及知识水平有限，本次的毕业设计还有很多有待改进和完善的地方。一、本次毕业设计已经完成的有以下几个方面：1、阐述了数字存储示波器的相关技术以及发展历程，对示波器几个关键的参考指标进行了研究。2、完成了系统整体电路的设计并且对单独各个部分做了比较详细的分析。通过单片机和FPGA两层控制的方法，即发挥了FPGA高速存储运算的特点，又充分利用了单片机强控制的特点。3、FPGA部分采用了自底向上的设计方法，首先设计好各个功能模块，最后通过ISE的画图功能连接各个模块。二、进一步改进的建议：1、通过增加一路前向通道和后向通道可以实现双踪显示的目的，当然控制部分也要做相应的更改，还要增加电平移位电路，从而可以使两个波形不叠加的显示在显示屏上。2、使用速度更高的ADC转换芯片可以提高示波器系统整体的采样速率，也可以通过改变采样方法提高采样速率。3、完全可以抛弃单片机，直接使用FPGA来完成整体的控制加运算加存储三大部分，这样系统整体速度会有很大的提高。4、由于时间的原因，希望在今后能够完成系统单片机控制软件程序部分。57 简易数字存储示波器的设计参考文献[1]李崇德.现代数字存储示波器原理与应用.北京:电子工业出版社,1989[2]张瑞忠.LXI多功能仪器数据采集与数字存储示波器模块的研究与实现.西安电子科技大学硕士学位论文，2008[3]KeunohParkandJaehongPark，Time-to-digitalconverterofveryhighpulsestretchingratiofordigitalstorageoscilloscopes.REVIEWOFSCIENTIFICINSTRUMENTS,1999(2)[4]武举.便携式数字存储示波器的研究与设计.大连理工大学硕士学位论文,2005[5]孙建风.数字存储示波器的原理、特点及发展动态.宇航计测技术,1996,(12):52-61[6]8096BasedDigitalStorageOscilloscope,EricHorton,DedicatedComputerSystems[7]C.W.Sobczynski.“25psResolution,12-bit,64ChannelFASTBUSTime-to-DigitalConverter,”IEEETransactionsonNuclearScience,vol.36,February1989pp.426-430[8]杨新川.基于DSP的手持式数字示波表的设计和实现.电子科技大学硕士学位论文,2003[9]包可佳.基于FPGA的高速实时数字存储示波器设计.南京航空航天大学硕士学位论文,2007[10]潘祥.基于ARM9的数字存储示波器--数据采集系统的研究与开发.江南大学硕士学位论文，2008[11]李纪云,孙杰.基于DS80C320的数字存储示波器,安徽电子信息职业技术学院学报,2005(6)[12]张会娟,茅新华.简易数字存储设计,科教文汇,2007(10)[13]杨景常,杨燕翔,周国权.高性价比数字存储示波器的实现,电测与仪表,2001(11)[14]ThomasGroutDigitalStorageOscilloscope,April2000[15]周金刚,左超,崔长生.基于FPGA的数字存储示波器,电子工程师,2008(5)[16]王泽军,魏雪莉.简易数字存储示波器,科协论坛,2008(3)[17]胡斌强,苏绍璟,王跃科.手持宽带数字存储示波器的设计与实现,计算机测量与控制,2006.14(10)[18]戚瑞民.数字存储示波器的设计研究,合肥工业大学硕士学位论文,2007(5)[19]李宛州,沈义民.数字存储示波器发展动态.信号处理.1996,12(4):378~384[20]李刚,彭京良.微型液晶显示数字存储示波器.电子技术应用,1997,3:34~35[21]袁继敏.60MHZ数字存储示波器性能样机的研究与试制:[硕士学位论文].成都:电子科技大学自动化工程学院,2002[22]熊开盛,董兆鑫.简易数字存储示波器中控制器模块的设计.现代电子技术2007,30(11)[23]贾春霞,张洪艳.数字存储示波器现状初探.仪器仪表用户,2005,1:6-7[24]郭海丽,王紫婷.数字存储示波器的研究与设计.电子元器件应用,2007,7:47-5157 简易数字存储示波器的设计[25]郭小虎,陈鹏鹏.基于单片机和FPGA的简易数字存储示波器设计.国外电子元器件,2008(6)[26]陈政,孙伟波,王贵实.基于FPGA的数字存储示波器的研究.哈尔滨轴承2009,30(1)[27]吴才章.一种数字存储示波器的研制.仪表技术,2003(3)[28]朱明强,基于单片机及CPLD的数字存储示波器的研究与设计,硕士学位论文,2008[29]李世文,潘中良.数字存储示波器中触发电路的FPGA设计与实现.中国仪器仪表,2009,(3):68-71[30]邬杨波,王曙光.有限状态机的VHDL设计及优化[J].哈尔滨：信息技术,200457 简易数字存储示波器的设计附录附录一系统整体电路图57 简易数字存储示波器的设计附录二FPGA模块顶层文件框图57 简易数字存储示波器的设计毕业设计（论文）文献综述题目：　　　　数字存储示波器的设计及发展研究　　　　　专业：电子信息工程摘要：作为使用最广泛的电子信号分析工具、模拟示波器的替代者，数字存储示波器的设计研究是一个比较活跃的一个领域，新的数字存储示波器厂家和数字示波器产品不断的涌现，相关技术迅速发展[1]。但是仍然有很多测试技术人员在不断迟疑，不肯放弃他们已经信赖和熟悉的模拟示波器（Ana-logicOscilloscope,简称AO），而换用潜力更大的数字存储示波器（DigitalStorageOscilloscope,简称DSO）.本文将着重介绍数字存储示波器的各方面，来探讨DSO的优点[2]。关键字：示波器数字存储示波器FPGA.1绪论随着科学技术突飞猛进的发展，世界已进入新的技术革命时代。作为技术革命先导的电子技术已渗透到国民经济各个领域中去。人类在认识自然和改造自然的过程中，必定要进行测量活动。测量，就是为确定被测对象的量值岁进行的实验过程。电子测量，从广义上来说是指利用电子技术进行的测量。电子测量仪器则是采用电子技术测量电量或非电量的测量仪器，一个国家的电子测量技术水平，在一定程度上反映了该国的电子技术水平。示波器是以短暂扫迹的形式显示一个量的瞬时值的仪器，也是一种测量、观察、记录用的仪器。他利用一个或多个电子束的偏转，得到表示某变量函数瞬时值的显示。直观表示二维、三维及多维变量之间的瞬态或稳态函数关系、逻辑关系，以及实现对某些物理量的变换或存储。示波器已成为一种直观、通用、精密的测量工具，广泛地应用于工农业生产、科研、军事、教育各个领域中，进行对电量或许多非电量的测试、分析、监视，示波器发展速度、销售额都远远超过其它电子测量仪器。1.1示波器发展简史与现状[15]57 简易数字存储示波器的设计从第一台商业示波器出现到今天，已有50余年的历史，其间的发展，大致可分为三个阶段。20世纪30~50年代是电子管示波器阶段。到1958年示波器的带宽达到了100MHZ后便停滞不前。1957年美国休斯飞机制造研制成功了记忆示波器；1959年美国卢米特龙公司生产出由R.休格曼研制的取样示波器。20世纪60年代是晶体管示波器阶段。由于采用了晶体管器件，示波器的带宽在驻足9年之后终于突破额100MHz达到了150MHz，到了1969年又跃至300MHz。同年，取样示波器的带宽达到了18GHz的高峰。20世纪70年代是集成化示波器阶段。集成电路技术为示波器的小型化和向高性能、高可靠发展创造了条件。1971年问世的微处理器，更为示波器的智能化增添了双翅。1971年，示波器的带宽提高到500MHz，1979年达到了1GHz的高峰。1972年，第一台数字存储示波器诞生，它对示波器的发展产生了重大的影响。1973年，同时出现的逻辑状态分析仪和逻辑定时分析仪标志着“示波”测量已经跨入了数领域。1974年发表了带微处理器的示波器，从此示波器的发展进入了一个崭新阶段。80年代以来，示波器正朝着数字化、智能化方向飞速地发展，示波器面貌日新月异，新产品层出不穷。我国在1949年以前，示波器工业是一片空白，仅有少数厂商做一些进口示波器的维修工作。1950年，我国开始研制示波器，并于1951年初完成了实验样机。当时这台用于观察“生物电信息”的示波器成为我国自己研制的第一台示波器。1951年上海成立新建电议工业社，当时职工仅6人，从事示波器和其它电子测量仪器的开发和生产。从1951年开始先后研制生产了103型、105型、113型和125型示波器。1957年，新建电议工作室更名为新建电子仪器厂，1967年又改名为上海无线电二十一厂。示波器的“新建”牌商标一直沿用至今。目前，数字示波器市场上的主流产品仍然是国外产品。其中美国TEK公司的示波器一直处于领先地位，被世界公认为示波器的权威。近来TEK推出的TDS系列示波器具有独特的保证信号高保真度的获取结构，能够利用最先进的触发系统，提供快速瞬态信号或重复信号的多通道获取，显示和所有测量的有效修正。TDS2012示波器具有100MHZ的带宽，1GS/s等效采样率，记录长度可达2.5K，内部采取高保真读的获取技术，操作简单。力科公司在示波器方面世界排行第三，它也推出了各种型号的示波器，并具有独自的特点，能够自动测试32种参数。如：LC534A/LC574A数字示波器带宽为1GHz，采样速率4GS/s。由于该示波器采用了96MHz的POWER57 简易数字存储示波器的设计PC603e处理器、8～64Mbyte的系统ram，1Mbyte的视频存储器、32kbyte的高速缓存和智能化存储器管理系统，它能快速刷新波形、动态分配处理器、采集存储器和运算存储器的资源，保证示波器资源的最佳利用。该系列采用9英寸彩色显示器，能提供8个波形的画面，可方便、容易观察信号细节。8踪显示能与运算功能、放大缩小、参考存储器或通道组合，并能在屏幕上显示或不显示参数。该示波器在信号分析方面具有较强的处理功能，可同时完成4种处理功能：加、减、乘、除、取反、恒等、累加平均值和正弦值。还有FFT平均运算和5个窗功能的频谱分析功能。尽管在国际上数字示波器已经有了较为成熟的发展，我国目前在数字示波器生产领域内基本上处于起步阶段。国内示波器主要生产厂家有上海无线电二十一厂、西安红华无线电厂、辽宁无线电二厂、江苏绿扬集团、北京普源精电科技有限公司等。江苏绿扬电子仪器集团有限公司是我国电子仪器行业的骨干企业，1998年以来，电子测量仪器的产销总量连续居全国同行第一，约占国内市场销售量的1/3。但是他们的产品主要是模拟示波器类型的产品。北京普源精电科技有限公司是目前国内惟一以自主知识产权生产数字存储示波器的企业，主要产品是台式数字存储示波器和虚拟仪器系列。2004年2月18日，该公司宣布他们自主开发的DS5000系列数字存储示波器，打破了国外产品一统天下的局面，推动了国产仪器的数字化发展。57 简易数字存储示波器的设计目前国内数字存储示波器市场上出现的产品最高带宽为100MHz，像普源精电公司的DS3102系列产品就是带宽为100MHz，等效采样率为10GS/S。由于受到高速取样技术的限制，国内100MHz带宽的数字示波器大都采用重复取样技术。1.2示波器原理概述物理学理论可以证明：一端通过细绳固定的重物在作摆动时，与中心垂线的距离满足正弦波规律。沙漏实验可以清晰地显示这个随时间变化的波形：用沙漏充当重物，并且在沙漏底下的桌面上平铺一张纸，当沙漏开始摆动时，让纸匀速移动。这样，沙漏中流出的细沙，就在纸上留下了一个正弦波痕迹，如图1.1所示。利用这种设计思想，可以完成波形在平面上（对应于时间的流动）的展开。这种设计思想在波形记录、显示中被广泛采用，比如心电图机，就是用原地摆动的电热针，在匀速移动的记录纸带上描记出心电波形。图1.1沙漏摆动留下的正弦波57 简易数字存储示波器的设计利用心电图机的结构，已经可以记录电压信号，但是，示波器在大量的应用中，并不需要通过消耗纸张来记录波形，而仅仅是观察波形。因此，可以重复使用的CRT示波管和LCD显示屏，被应用到示波器的设计中。示波器的基本原理框图如图1.2，Y输出放大器Y轴输入垂直偏转系统示波器水平偏转系统Y输入放大器X输出放大器扫描发生器触发电路图1.2示波器基本原理框图当被测信号通过Y轴输入放大器送至Y偏转板，由时基电路产生的电压扫描信号经X轴放大器送至X偏转板时，在触发电路的控制下，能够在示波器的屏幕上稳定地显示出被测信号的波形。1.3模拟示波器与数字示波器模拟示波器体积大、重量重、成本高、价格贵，并且不太适合用于对非周期的、单次信号的测量。数字示波器首先对模拟信号进行高速采样获得相应的数字数据并存储。用数字信号处理技术对采样得到的数字信号进行相关处理与运算，从而获得所需的各种信号参数。根据得到的信号参数绘制信号波形，并可对被测信号进行实时的、瞬态的分析，以方便使用者了解信号质量，快速准确地进行故障的诊断。测量开始时，操作者可通过操作界面选定测量类型、测量参数及测量范围（可选自动设置，由仪器自动设置最佳范围）；微处理器自动将测量设置解释到采样电路，并启动数据采集；采集完成后，由微处理器对采样数据按测量设置进行处理，提取所需要的测量参数，并将结果送显示部件。57 简易数字存储示波器的设计使用模拟示波器和数字示波器通常都能很好地观察简单重复性信号。但是两者都有其优点和局限性。对于模拟示波器来说，由于CRT的余辉时间很短，因而难于显示频率很低的信号。由于示波管上的扫描轨迹亮度和扫描速度成反比，所以具有快速上升、下降时间的低重复速率信号就很难看到。而数字示波器的扫描轨迹亮度和扫描速度与信号重复速率无关。故可以很好地反映出来。对于显示具有较高重复速率的重复性信号的快速上升、下降沿来说，数字存储示波器和模拟示波器的性能几乎没有什么区别。用两种示波器都能很好的观察信号波形。当要进行信号参量的测量时，数字存储示波器的优点在于具有自动测量各种参数的能力。而使用模拟示波器时，则必须自己设置光标、分析理解显示的波形才能得到测量的结果。但是如果要进行调整工作，那么一般最好使用模拟示波器。这是因为模拟示波器的实时显示能力使它在每时每刻都能显示出输入的电压。其波形更新速率（每秒钟在屏幕上描画扫描轨迹的次数）很高，所以信号的任何变化都会立即显示出来。与模拟示波器相反，数字示波器所显示的是用采集的波形数据重建的波形。所以其波形更新率远低于模拟示波器，结果在信号发生变化和变化了的信号在屏幕上显示出来之间就有了一定的时间延迟。这是数字示波器的重大缺点。但是综合起来数字示波器还是有很大优势的：（1）模拟示波器需要与带宽相适应的CRT示波管，随着频率的提高，对CRT示波管的工艺要求严格，成本增加，存在技术瓶颈。所以在电子市场上不好买，性能好的大多数是进口品牌，其价格昂贵且需要处理的问题也多，比如要产生阳极高压、扫描锯齿波还要对示波管进行电磁屏蔽等等，而且做出来体积很大，便携就更谈不上了。而数字示波器只要与带宽相适应的高速A/D转换器，其它存储器和D/A转换器以及显示器都是较低速的部件，显示器可用LCD显示模块做显示器，在电子市场很容易买到，价格也不贵而且应用简单，只需考虑与微处理器的接口，体积小且功耗远小于CRT示波管。使用LCD显示模块做示波器做成便携的很容易，做成示波表都没问题！当然LCD显示模块也有其不足之处，比如亮度和对比度不如CRT示波管，但综合考虑LCD显示模块的优势还是比较明显的。（2）模拟示波器是一个完全的硬件结构，做好之后很难进行功能升级，而数字示波器不同，它的控制以及其他功能的实现在保证基本硬件后都是由软件来实现的。57 简易数字存储示波器的设计存储示波器是在传统示波器设计方法的基础上发展起来的，是传统示波器功能的扩展和补充。按照存储方法和原理，存储示波器可分为两类：第一类是CRT（阴极射线管）模拟存储示波器（也称记忆示波器）；第二类是数字存储示波器。这一类示波器从广义上说，亦可称为数字示波器。它具有微处理器控制，在屏幕显示波形的同时能够用数字显示各种设定值和测量结果，对波形数据还能进行各种运算处理和分析。并具有程控和遥控能力，通过GB-1B接口还可将数据传输到计算机等外部设备进行分析处理。数字存储示波器有以下优点：1．使用简单数字存储示波器的操作几乎同传统示波器一样。若要转为存储方式，只要按一按钮，如果用CRT模拟存储示波器，则因为存储介质是在示波器显示屏幕后的充电栅网上或直接在荧光屏，要获得清晰的光迹就必须调整记忆电平、控制辉度等，操作繁琐。与此相比数字存储示波器就简单的多。而且存储波形还可以扩张、压缩和移动。2．信号处理与显示分离模拟示波器的设计示波管直接影响着示波器的主要指标，而数字存储示波器的示波管只起显示作用，其性能的好坏（包括速度和精度）完全取决于进行信号处理的模/数（A/D）变换器和半导体存储器。在这种示波器中，由于信号的处理与显示是分开的；可以高速捕获，低速显示。采用大屏幕显示光迹明亮清晰；采用彩色显示，可以很好地分辨各种信息；也可用液晶、发光二极管等各种平面显示器件显示，大大减小了仪器的体积。3．具有多种触发功能有预触发、后触发、窗口触发和数字组合触发。尤其是预触发，这是数字存储示波器的一个重要特点，因为传统示波器只能观测触发点以后的波形，因此利用数字存储示波器的预置触发功能（见图3），可以方便地显示触发点以前不同时刻的波形。这种预触发特性，特别有利于分析故障产生的原因。另外，窗口触发和数字组合触发在数字电路、计算机的调试中十分有用。57 简易数字存储示波器的设计图1.3数字存储示波器的预置触发功能4．观察慢速信号时无闪烁现象慢速信号使用传统示波器观测时光迹存在闪烁现象。在数字存储示波器中，由于存储器的写入和读出是不相关的，写入存储器的时间可以很慢，而从存储器中读出信号是以固定频率进行的，所以显示时，光迹无闪烁现象。5．存储时间无限长数字存储示波器是将模拟信号经模/数变换器转换成数字信号存储于半导体存储器中，只要仪器不停电存储信号就可长期保持，需要时可随时取出进行显示且质量不会变差。若采用CMOS存储器，则耗电很小，在机内装一电池，即可实现关机后仍能存储信号的功能。CRT模拟存储示波器是利用特殊的示波管作为存储器件，以电荷的形式存储记录波形，它的存储波形在较短时间内出现模糊和变暗现象，所以波形存储时间和显示时间是有限的。它的存储时间因存储技术不同而异，一般从几十秒至几十分钟，最长也不过数天。另外，数字存储示波器与CRT模拟存储示波器或传统示波器相比较，它的模拟输出还可以用标准笔记录仪做廉价的永久性存储数据硬拷贝。而后者只能使用昂贵的胶片照相作长期保存。6．多波形比较分析数字存储示波器能够存储多个波形，并能够在屏幕上同时显示不同时间或相同时间发生的几个波形，因而能够方便地将已存储下来的波形与更新波形进行比较分析。对于实时/存储示波器，还可将存储波形同实时波形进行对比。7．多种灵活的显示方式由于被测信号是多种多样和复杂的，因此需要有多种灵活的显示方式。57 简易数字存储示波器的设计存储显示它可稳定、不闪烁地显示所存储的瞬变信号，同时显示的波形还可以扩展和移动，便于对瞬变波形进行仔细分析和研究。滚动显示这好似数字存储示波器特有的工作方式，主要用于连续观察低速变化信号和低重复频率信号，并可检测数据中随机出现的偶发信号。自动抹迹当一个触发脉冲到来，触发存储该瞬变并进行显示，其显示观察时间可以控制在给定范围，当观察时间过后再有触发脉冲到来，则又能重新存储新的信号。8．测量精度高[10]传统示波器的扫描速度有锯齿波扫描信号决定，而数字存储示波器的扫描速度由取样的时间间隔和扫线上单位长度所具有的取样点数来决定。由于使用晶振时钟，所以具有很高的测量精度。采用高分辨率的A/D变换器也使幅度测量精度大大提高。另外，现代数字存储示波器普遍采用电压时间光标数字测量，能够减少输入放大器和示波管的线性精度的影响，可使精度做的比较高。当移动被测波形上光标点（或线）位置时，可迅速精确地测量出电压时间等波形参数，并可用数字显示。9．便于波形数据分析处理[10]由于数字存储示波器是以模拟输入信号数字化和数字存储为基础的，所以便于波形数据进行各种数字处理分析。特别是以微处理器为基础的数字存储示波器，可以编程自动程控操作。同时对存储信号还可进行信息处理，如平均迭加、信号的相关处理、频谱分析、能谱分析和FFT分析等。亦可方便的通过标准的GP-1B接口，将存储信号传送至计算机或其他外部设备，进行更复杂的数据运算和分析处理。亦可构成自动测试系统，成为强有力的系统单元。上述两种不同存储方式的示波器，各有其优缺点和应用特点，但由于数字存储示波器比CRT模拟存储示波器有更多优点和高的性能价格比，所以近年来得到了显著的发展和广泛的应用。57 简易数字存储示波器的设计小结：数字存储示波器的性能及设计技术水平随着数字集成店里的发展而不断提高。研制的数字存储示波器具有丰富的功能和比较高的综合性能，使用方便，得到了广大电子工程师的喜爱。由于数字集成电路的飞速发展，研制的数字存储示波器在体系结构上已有所落后，成本较高。现在的可编程器件FPGA的规模及性能已经有了很大的提高，价格却有了很大的下降，只使用一片大规模的FPGA就可以实现100MHZ带宽通用DSO中波形控制、采集、触发控制、显示处理等几乎所有的数字逻辑电路。为高性能、低成本数字存储示波器的设计提供了良好的条件[16]。参考文献[1]赵中义，示波器原理、维修与检定[M],电子工业出版社1990[2]伟明.基于FPGA电路重构技术的电子系统设计.仪表技术与传感器.No4.2006[3]宏森.多功能智能电子钟的设计，兵工自动化.No.4,2005[4]张凤良.大屏幕数字式电子钟的设计，电视技术.No.11,2000[5]徐慧敏,安德宁.数字逻辑设计与VHDL描述.北京：机械工业出版社，2002[6]林敏,方颖立.VHDL数字系统设计与高层次综合.北京：电子工业出版社，2003[7]潘松,王国栋.VHDL实用教程.成都：电子科技大学出版社，2001[8]JohnF.wakerly著，林生，金京林，葛红，王腾译，数字设计原理与实践（原书第3版），机械工业出版社，2003[9]UweMeyer-Baese著，刘凌，胡永生译，数字信号处理的FPGA实现，清华大学出版社，2003[10]JamesH.McClellan,RonaldW.Schafer,MarkA.Yoder著，数字信号处理引论，科学出版社，2003[11]谭磊,张朝阳,陈文正，高速定点快速傅立叶变换处理器的设计与实现[J]，浙江大学学报(工学版),2005[12]韦宏，基于Sin(x)/x内插改善数字存储示波器的带宽性能,上海计量测试，Vol.30，No.3，2003[13]JohnnieHancock，在示波器上使用DSP57 简易数字存储示波器的设计滤波技术的优点和缺点，电子质量，Vol.7，2004[14]林茂六，尹宝智，刘治宇，高速采样信号数字内插理论与正弦内插算法研究,电子学报No.12,2000[15]邓颖，陈光禹，高速数字存储示波器的数字滤波器设计与实现，仪表技术，No.6,2004[16]夏永君，基于DSP的便携式数字测试设备设计[C]，南京航空航天大学57 简易数字存储示波器的设计毕业设计（论文）开题报告题目：　　　数字存储示波器的设计　　　　　　　　专业：电子信息工程一选题的背景、意义：示波器是一种在显示屏幕上直观地显示被测信号波形的测量仪器，除了可以直接测量电信号外，通过传感器的转换，示波器也能测量非电量的信号。1931年，在美国通用无线电公司研制出第一台模拟示波器。1972年，出现了具有数字存储功能的新型智能化示波器：数字存储示波器。数字存储示波器是随着数字集成电路技术的发展而出现的采用模数转换和数字存储技术的新型数字化、智能化示波器，由于具有自动刻度、预触发、容易实现高带宽、波形及设置存储、程序控制和自动测量等先进功能，正迅速全面替代模拟示波器，成为电子工程师的有力助手[2]。数字存储示波器，是对被观测的电子信号进行波形采集、显示、测量、存储及分析的仪器。波形采集与显示是数字存储示波器作为示波仪器的基本功能，测量、存储及分析是数字存储示波器作为数字化仪器的智能功能。根据采样技术的不同，数字存储示波器可以分为三类：顺序采样示波器、随即采样示波器、实时采样示波器。数字存储示波器是随着数字集成电路技术的发展而出现的新型智能化示波器，已经成为电子测量领域的基础测试仪器。随着新技术、新器件的发展，它正在向宽带化、模块化、多功能和网络化的方向发展。数字存储示波器的优势是可以实现高带宽及强大的分析功能。现在高端数字存储示波器的实时带宽已达到20GHZ，可以广泛应用于各种千兆以太网、光通讯等测试领域。而低端数字存储示波器几乎可以应用于国民经济各个领域的通用测试，同时可广泛应用于高校及职业学校的教学，为社会培养众多的后备人才。数字存储示波器的技术基础是数据采集，其设计技术可以应用于更广泛的数据采集产品中，具有深远的意义。二相关研究的最新成果及动态：1）国外的研究概况自从1972年世界上第一台数字存储示波器(DSO，又称数字示波器)问世以来，经历了三个发展阶段。57 简易数字存储示波器的设计1986年以前为DSO发展的初期阶段，当时的取样率较低，一般不超过50MSa／S，带宽在20MHz以下，结构形式以数字存储加传统模拟示波器二合一的组合式为主，功能少，性能低。主要代表性产品有美国哥德(Gould)公司生产的4035，HP公司生产的HP54200。1986年～1994年，伴随高速ADC和高速RAM的迅速发展，DSO的发展也进入了快车道，取样率达到了4GSa／s，记录长度超过32K。每年各示波器生产厂商都推出新的型号，技术上开始走向成熟。1989年，HP公司率先停止了模拟示波器的生产，专心培育数字示波器市场。到1993年，DSO的销售额就超过了传统模拟示波器，使持续将近半个世纪的模拟示波器市场发生动摇。1995年以后，DSO在技术上已经成熟，带宽在100MHZ以上，DSO已经完全取代了模拟示波器。2004年10月，AGILENT公司推出了具震撼性的DS081304A数字存储示波器，带宽13GHz，上升时间23ps，最高采样率40GHz。这时，除了继续提高取样率(最高达40GSa／s)、带宽(达20GHz)和增加记录长度(达16MB)外，DsO制造商开始向100MHz以下带宽的通用DSO方向发展，并且性价比迅速提高。1996年，AGILENT公司面向通用DSO市场推出了100MHz带宽的数字存储示波器54645A及首款混合信号示波器54645D。AGILENT公司在后续推出的54620／40A／D系列混合信号示波器中提供了强大的串行触发能力，包括SPI、USB、12C、LIN、和CAN等。通用DSO的单台价格己接近同档次的模拟示波器水平。目前，100MHz以下的DSO，将与模拟示波器同时并存发展。虽然模拟示波器本身也在不断的数字化，增加数字显示和光标测量的功能，但是，模拟示波器无法具备DSO所特有的预触发、存储和数据处理等测量功能。可以预计，通用DSO全面取代模拟示波器的日子不会很远了。目前，100MHz数字存储示波器的代表性产品，国外的主要有Agilent公司的5000系列，Tektronix公司的TDSl000、TDs2000系列[5]。2）国内的研究概况国内DSO的研制工作起步较晚，第一台DSO于1993年在电子部41研究所研制成功，但是起步水平较高，最先推出的是取样率为40MSa／s，带宽分别为750MHz和500MHz的两个型号产品。到96年就把带宽提高到了1GHz。98年把取样率提高到1GSa/s目前主要的生产厂家是美国安捷伦公司、泰克公司、力科公司、台湾的固57 简易数字存储示波器的设计纬公司、国内的中国电子科技集团第41研究所和北京普源精电公司等。三课题的研究内容及拟采取的研究方法（技术路线）、研究难点及预期达到的目标：1)研究内容本论文将介绍数字存储示波器的基本工作原理，对数字存储示波器的关键技术进行较为详细的分析，并给出设计的数字存储示波器主要性能指标的测试结果。主要包括以下内容[7]：1）数字存储示波器的体系结构；2）数字存储示波器信号调理电路、信号采集电路、显示处理电路及触发控制电路的设计研究。3）数字存储示波器性能指标的测试方法及测试结果分析；2)研究难点1）要求仪器具有单次触发存储显示方式，即每按动一次“单次触发”键，仪器在满足触发条件时，能对被测周期信号或单次非周期信号进行一次采集与存储，然后连续显示。2）要求仪器的输入阻抗大于100kΩ，垂直分辨率为16级/div，水平分辨率为10点/div；设液晶显示屏水平刻度为12div，垂直刻度为4div。3）要求设置0.2s/div、0.2ms/div、10us/div二档扫描速度，仪器的频率范围为DC～10kHz，误差≤8%。4）要求设置0.1V/div、1V/div二档垂直灵敏度，误差≤8%。5）仪器的触发电路采用内触发方式，要求上升沿触发、触发电平可调。6）观测波形无明显失真。3)预期达到的目标本次采用自顶向下的设计方法，把系统分为四个部分：输入电路、触发电路、控制电路和输出电路。输入电路将待测模拟信号转变为数字量。触发电路由高速比较器构成，用于采集信号的同步；输出电路包括由模拟开关控制的电平提升电路以及DAC，用以将数字量变为模拟量；整个系统模块化程度高，接口明确，易于扩展，可靠性高。[9]57 简易数字存储示波器的设计四研究工作详细工作进度和安排：2010年11月22日—2011年3月1日  阅读相关文献，查找、分析资料，完成开题报告、文献综述、外文翻译的撰写。3月1日--3月24日 对系统做需求分析，明确功能需求与性能需求。3月25日--4月8日 进行软、硬件总体体系结构设计，划分模块，完成系统各模块功能设计。4月9日--4月22日 编写程序代码，并对系统进行软件测试，并根据测试结果修改系统设计。4月23日--5月23日 进行系统修改，初步完成论文。5月24日--5月31日 根据指导老师的建议，继续完善程序和论文，完成设计。五参考文献：[1] 泰克TDS6000C示波器获EDN China创新奖. 测控技术 , 2005,(12) [2] Infiniium系列示波器. 世界电子元器件 , 2006,(01) [3] 赵红菊. 基于CPLD的数字存储示波器. 电子工程师 , 2002,(12) [4] 朱正, 汤毅坚. 大力推广可编程逻辑器件,加速机电一体化产品开发. 中国仪器仪表 , 1992,(03) [5] 张泽厚 , 周煜明 , 王有炳. 数字存储示波器在机电测试中的运用. 国外电子测量技术 , 1997,(05) [6] Andrew Dawson. 如何选择合适的波形仪器:数字存储示波器或数字化仪表. 今日电子 , 2006,(01) [7] 赵茂泰. 简易数字存储示波器评述. 电子世界 , 2002,(11) [8] 唐海庆. 数字存储示波器在机电测试中的运用[J]. 仪器仪表与分析监测 , 1998,(03) [9] 周德新, 王鹏, 范守正, 朱鸿林. 基于FPGA的数字存储示波器 中国民航学院学报 , 2004,(02) [10]谢从珍, 王建国, 黄玲. 数字存储示波器噪声特性的分析 高电压技术 , 2004,(06) [11]沈兰荪.速数据采集系统的原理和应用.北京:人民邮电出版社，1995[12]赵新民.智能仪器设计基础.哈尔滨工业大学出版社，1999[13]刘全等.携式20M数字存储示波器.电子制作，2005年第4期[14]王成儒.英伟，USB2.0原理和工程研发.北京：国防工业出版社，200457 简易数字存储示波器的设计57