altiumdesigner基于fpga系统设计功能培训

《altiumdesigner基于fpga系统设计功能培训》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、1AltiumDesignerFPGA系统设计培训AltiumDesignerFPGASystemDesignTrainingAltiumDesigner—跨平台FPGA设计解决方案Editor:DrogyHua2PCB与FPGA设计的系统集成AltiumDesigner将传统的PCB设计与数字逻辑电路设计及基于FPGA的嵌入式软件设计集成起来，突破了传统板级设计的界限；从而使系统电路设计、验证及CAM输出功能结合在一起。PCB与FPGA引脚的双向同步功能，充分诠释了Altium公司为主流设计人员提供易学、易用的EDA设计工具的

2、一贯理念。同时，基于FPGA的片上可编程系统设计（SOPC）功能的引入，更加弱化了软硬设计的差异，为传统的电子设计拓宽了应用领域。3AltiumDesigner之数字逻辑设计系统控制功能数字逻辑电路设计FPGA设计仿真虚拟仪器4系统控制功能设计流程的图形化通过系统界面自动调用FPGA厂商提供的工具进行布局及布线设计环境中的集中过程监控提供及时的反馈从而实现交互式设计方法Altium称这种交互式设计方法为“LiveDesign”5文件和项目管理综合，布局及布线,下载的过程控制物理或‘硬’设备链逻辑或‘软’设备链Nexus元件层次F

3、PGA系统控制界面6系统控制功能提供综合及器件编程控制提供物理硬件访问及边界扫描(boundaryscan)多个Nanoboard开发板可被连接在一起JTAG或称‘硬’链7系统控制功能JTAG‘硬’链使你可与Nanoboards开发板上物理设备互动JTAG或称‘硬’链8系统控制功能支持Nexus协议的虚拟仪器与PC间通讯虚拟仪器Nexus或称‘软’链9系统控制功能Protel2004虚拟仪器:逻辑分析仪内存容量从1K到几MB频率发生器频率计数器IO模块单座,双座,四座10系统控制功能Nexus链路元件层次11系统控制功能系统级硬

4、件调试过程用虚拟仪器及边界扫描进行测试更新并重新综合下载到Nanoboard进行下一轮测试NanoBoard‘软’Nexus链‘硬’JTAG链FPGA布局&布线交互式硬件调试虚拟仪器（Virtualinstrumentation）边界扫描（BoundaryScan）硬件描述源文件[原理图&VHDL]系统综合系统下载12AltiumDesigner之数字逻辑设计系统控制功能数字逻辑电路设计FPGA设计仿真虚拟仪器13数字逻辑电路设计AltiumDesignerProtel2004集成一个高效、通用的跨平台可编程数字逻辑器件开发工具

5、，为数字逻辑器件设计提供了许多方便快捷的设计手段；AltiumDesignerProtel2004支持原理图(Schematic)及硬件描述语言（包括：VHDL和VerilogHDL）的设计输入模式；AltiumDesignerProtel2004提供对设计的功能性仿真、系统仿真、时序分析及实时验证等功能；AltiumDesignerProtel2004为用户系统设计提供丰富的跨器件平台的预综合及验证的IP内核，支持用户创建通用的IP内核；AltiumDesignerProtel2004为用户提供自动测试平台生成器；Altium

6、DesignerProtel2004支持对可编程数字逻辑器件引脚约束定义的导入，包括Altera、Xilinx、Actel等器件原厂商开发工具下的引脚定义文件;14数字逻辑电路设计FPGA设计中所用的IP元件15数字逻辑电路设计对目标FPGA进行综合EDIF元件详述1.由VHDL上产生图表符(SheetSymbol)2.创建预先合成元件创建IP元件两种方法:只要系统综合一次，VHDL就综合一次整个系统综合期间，EDIF元件被用作暗箱16数字逻辑电路设计之IPCore创建预先合成的IP内核器件由于芯片设计的复杂性和生产面市时间对于

7、保证终端市场的成功率至关重要。设计师不断寻求缩短设计周期的方法。以及更有效的设计方式。随着我们步入系统级芯片时代，利用IP内核和可编程逻辑进行设计复用显得日趋重要。IP资源复用（IPReuse）是指在集成电路设计过程中，通过继承、共享或购买所需的如知识产权内核，然后再利用EDA工具进行设计、综合和验证。从而加速流片设计过程，降低开发风险。IPReuse已逐渐成为现代集成电路设计的重要手段，在日新月异的各种应用需求面前，超大规模集成电路设计时代正步入一个IP整合的时代。IPReuse不仅仅应用于专用集成电路设计，对基于FPGA的嵌

8、入式系统设计领域而言，更是具有举足轻重的地位。AltiumDesigner为广大的工程师提供了一个设计IPCore的平台，可以采用原理图和HDL语言相结合的方式进行设计的捕获，并且根据不同的配置对同一个IPCore进行综合，以生成针对不同FPGA的IPCore。