[信息与通信]dsp应用技术

《[信息与通信]dsp应用技术》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、DSP应用技术二二TMS320C2000处理器2.1TMS320C2000各系列DSP概述2.2芯片内部结构2.3常规外部引脚2.4程序控制2.5中断控制2.6存储器与I/O空间2.7片内外设2.1TMS320C2000概述TMS320C2000系列DSP集微控制器和高性能DSP的特点于一身，具有强大的控制和信号处理能力，能够实现复杂的控制算法。DSP芯片上整合了FLASH存储器、快速的AD转换器、增强的CAN模块、时间管理器、正交编码电路接口、多通道缓冲串口等外设。强大的数据处理功能和控制功能可以大幅度提高应用效率、降低功耗

2、。TMS320C28x是工业控制领域第一款32bit的最高性能DSP芯片，内部集成了可编程Flash、RAM以及丰富的外设，指令速度可达150MIPS，可以为不同控制领域提供高性能的解决方案。应用：数字马达控制，数字电源，高级传感器，汽车电子，医疗电子，消费市场TMS320LF24x系列DSP为工业不同应用平台设计提供了最基本的解决方案。片上集成了多种外设，包括CAN总线，PWM控制器等。最高指令速度可达40MIPS，是业界最小的基于DSP的控制芯片。应用：工业自动化，功率转换，测量测试，办公设备，传感器，消费电子DSP系列D

3、SP类型特性C28x32位定点150MIPS，32×32位的乘法累加器，外设中断扩展模式，SCI、SPI、CAN、12位AD(80ns)、McBSP、watchdog、内部flash存储器，1.9V内核电压C24x16位定点40MIPS，16×16位乘法累加器，中断控制器，EMIF接口，SCI、SPI、CAN、10位AD(375ns)、McBSP、watchdog、内部Flash存储器，3.3V内核电压C28x与C24x的性能比较2.2TMS320C2000内部结构TMS320C2000系列DSP芯片采用改进的哈佛结构，其程序

4、总线存储器和数据存储器分别独立，有各自的总线结构，并允许互访。TMS320C2000系列DSP芯片有3个主要组成部分：中央处理单元、存储器、片内外设。同一系列DSP都采用相同的中央处理单元、总线结构和指令集。但片内存储器以及外设有所区别。TMS320C240x内部结构框图2.2.1中央处理单元32位中央算术逻辑单元（CALU）32位累加器（ACC）输入数据定标移位部分（InputScalingSection）16×16位的乘法器（MUL）辅助算术单元（ALAU）状态寄存器（ST0&ST1）1.中央算术逻辑部分中央算术逻辑部分中

5、央算术逻辑单元CALU累加器ACC输出数据定标移位器OutputScalingSection中央算术逻辑单元——CALU功能：进行各种算术逻辑运算，包括16位加减、布尔逻辑操作、位测试、移动和循环。特点：大部分运算只需一个时钟周期。累加器——ACC（32bit）功能：存放CALU的操作结果，并可对其进行单比特移动或循环。将结果输出到中央算术单元或输出数据定标移位器。与累加器相关联的状态位有溢出模式位、溢出标志位、进位位和测试控制标志位。分别影响ST0和ST1状态寄存器。这些标志位反映了ACC的运算过程。输出数据定标移位器——O

6、utputScalingSection功能：将累加器的32位值进行左移0～7位，然后将移位器中的高位字(用SACH指令)或低位字(用SACL指令)保存到数据存储器，而累加器的内容保持为移位前的值不变。移位方法：均左移，移位时高位丢失，低位补0。3CF0FA05累加器：00111100111100001111101000000101左移６位后移位器：001111000011111010000001010000003C3E8140存储单元16bitSACHADDR1SACLADDR23C3E81402.输入定标部分功能：将来自存储

7、器的16位数据左移0～16位变成32位送往中央算术逻辑单元(CALU)。移位方法：均进行左移，左移后，低位LSB用0填入；没有使用的高位MSB根据状态寄存器ST1的符号扩展模式位SXM决定：当SXM＝0，用0填入；当SXM＝1，符号扩展。SXM＝0SXM＝13.乘法部分功能：在一个时钟周期内完成16位有符号或无符号乘法，乘积32位。乘法器将来自16位数据存储器（或程序存储器）的值与16位TREG寄存器的值相乘，运算结果送到32位PREG乘积寄存器中。乘积移位器将PREG中的乘积移位后，全部32位送到CALU，或将结果的16位存

8、到数据存储单元。移位后PREG的值不变。移位模式取决于状态寄存器ST1中的乘积移位模式位PM。C24x乘法器Step1：TREG赋值Step2：完成乘法4.辅助寄存器算术单元ARAU对8个16位的辅助寄存器（AR7～AR0）执行算术操作，该操作可与CALU中的操作并行执行。功