altera编程与配置

altera编程与配置

ID:36277494

大小:3.44 MB

页数:51页

时间:2019-05-08

altera编程与配置_第1页
altera编程与配置_第2页
altera编程与配置_第3页
altera编程与配置_第4页
altera编程与配置_第5页
资源描述:

《altera编程与配置》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第六章Altera编程与配置主要内容配置又称编程或下载,是指经过用户设计输入并经过开发系统编译后产生的配置数据文件,将其装入FPGA芯片内部的可配置存储器的过程,简称FPGA的下载。只有经过逻辑配置后,FPGA才能实现用户需要的逻辑功能。配置alteraFPGA配置文件单板设计及调试注意事项FPGA配置JTAG配置端口FPGAPS配置端口PC机配置适配电路配置器件或配置电路AS配置端口专用FLASH配置器件PC机FPGA应用电路系统CPU/CPLD大容量ROM/EPROM/FLASH芯片FPGA

2、应用电路系统CPU/CPLDRAM方案1方案21、通用编程器2、通用仿真器3、虚拟仪表……主系统通用10针标准配置/下载接口目标板10针标准配置接口PIN1OTP配置器件插座6.1配置alteraFPGA配置方式下载电缆配置过程6.1.1配置方式根据FPGA在配置电路中的角色,其数据可以用以下3种方式下载到目标芯片中:主动配置方式被动配置方式最常用的(JTAG)配置方式主动配置方式由FPGA来主动输出控制和同步信号(包括配置时钟)给FPGA的串行配置芯片(EPCS系列),配置芯片收到命令后,把配

3、置数据发给FPGA,完成配置过程。AlteraFPGA所支持的主动方式,只能与Altera公司提供的主动串行芯片(EPCS系列)配合使用,因此又称主动串行(AS)模式。目前只支持stratix和Cyclone系列。AS专用器件配置方式AS多片配置方式AS配置器件的在线编程FPGA被动方式被动模式下,由系统的其他设备发起并控制配置过程,这些设备可以是配置芯片(EPC系列),或者单板的微处理器、CPLD等。FPGA在配置过程中完全处于被动地位,只是输出一些状态信号来配合配置过程。被动配置方式可细分为

4、PS(被动串行)、FPP(快速被动并行)、PPS(被动并行同步)、PPA(被动并行异步)以及PSA(被动串行异步)PS(被动串行)所有的AlteraFPGA都支持这种模式。由Altera的下载电缆、增强型配置器件(EPC4、EPC8和EPC16)和配置器件(EPC1441、EPC8和EPC2),或智能主机(如微处理器和CPLD)来配置。在做PS配置时,FPGA配置数据从存储器读出,写入到FPGA的DATA0接口上。数据在DCLK时钟管脚的上升沿打入FPGA,每一个DCLK时钟周期输入1比特数据P

5、S:单片机软件方式配置单片机产生配置时序、读取EPROM中的配置数据EPROM中放置多个不同功能的配置文件对FPGA进行配置PS:使用下载电缆配置注意:1、不要忘了将多片配置控制信号nCE引脚接地!2、作为PS配置模式,不要忘了将配置模式控制信号脚MSEL1和MSEL0都接地!FLEX、ACEX、APEX系列FPGA配置电路对FPGA配置10针标准配置/下载接口通过配置电路后与PC机的并行接口相接主系统通用10针标准配置/下载接口目标板10针标准配置接口PIN1OTP配置器件插座PS:使用专用配

6、置芯片配置PS:ASIC/CPLD硬件高速配置方案缺点:1、电路面积比较大快速被动并行(FPP)只有Stratix系列和APEX‖中支持。可由Altera的增强型配置器件(EPC4、EPC8和EPC16)或智能主机(如微处理器和CPLD)来配置。在做FPP配置时,FPGA配置数据从存储器中读出,写入到FPGA的DATA[7:0]输入接口上。数据在DCLK时钟管脚的上升沿打入FPGA,每一个DCLK时钟周期输入1字节数据FPP:使用增强型配置器件被动并行同步(PPS)只有较老的器件支持这种模式,如

7、APEX20K、Mercury、ACEX1K和FLEX10K。可由智能主机(如微处理器和CPLD)来配置。在做PPS配置时,FPGA配置数据从存储器中读出,写入到FPGA的DATA[7:0]输入接口上。在第一个DCLK时钟信号的上升沿处,将一个字节的数据锁存到FPGA中,然后由随后的8个DCLK时钟的下降沿将该字节数据一位一位移到FPGA中。被动并行异步(PPA)只有Stratix系列、APEX‖、APEX20K、Mercury、ACEX1K和FLEX10K支持。可由智能主机(如微处理器和CPL

8、D)来配置。在做PPA配置时,FPGA被配置控制器当作一个异步存储器。在作PPA配置时,FPGA配置数据从存储器中读出,写入到FPGA的DATA[7:0]输入接口上。在配置过程由一些异步控制信号来控制。PPA配置方式被动串行异步(PSA)只有FLEX6000支持。可由智能主机(如微处理器和CPLD)来配置。在做PSA配置时,FPGA配置数据从存储器中读出,写入到FPGA的DATA0输入接口上。在配置过程由一些异步控制信号来控制。JTAP配置方式使用JTAG进行配置可以使用Altera的下载电缆,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。