资源描述：
《济南大学eda大作业》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、电子设计自动化大作业题目加法器和减法器学院自动化与电气工程学院班级电传1102班姓名刘长颖学号20110321122目录一设计要求4二总体设计52.1总体结构图52.1.1外部端口示意图52.1.2总体结构图52.2各模块功能52.2.1运算控制52.2.2进位指示52.2.3运算数据输入62.2.4运算结果显示62.2.5运算控制6三单元模块设计73.1运算控制73.1.1端口定义73.1.2verilog运算控制模块程序73.1.3运算控制框图73.1.4运算控制模块仿真结果83.2进位指示83.2.1端口定义83.2.2verilog进位指示模块程序83.2.3进位指示框图93.2
2、.4进位指示模块仿真结果93.3预置数据输入93.3.1端口定义93.3.2verilog预置数据输入模块程序93.3.3预置数据输入框图103.3.4运算数据输入模块仿真结果103.4运算结果显示113.4.1端口定义113.4.2verilog运算控制模块程序113.4.3运算结果显示框图113.4.3运算结果显示模块仿真结果123.5运算123.5.1端口定义123.5.2运算模块程序123.5.3运算框图133.5.4运算仿真结果13四整体组装144.1总框图14一设计要求构造一个四位二进制加法器和一个四位二进制减法器，完成各自的功能仿真。利用四个按键输入四位加数(或减数)和被加
3、数(或被减数)。用七段数码管显示四位和(或差)，用一只发光二极管指示进位(或借位)信号。利用个开关控制，确定是四位二进制加法器还是一个四位二进制减法器。二总体设计2.1总体结构图2.1.1外部端口示意图图1外部端口示意图2.1.2总体结构图总体结构分为运算控制、运算数据输入、进位指示、运算、运算结果显示这五个部分。各个部分的关系如图2总体结构图所示。图2总体结构图2.2各模块功能2.2.1运算控制使用按键控制值所涉及的电路是进行加法运算还是减法运算。2.2.2进位指示当进行加法运算时，如果运算结果有进位，则指示灯亮，否则指示灯亮。2.2.3运算数据输入通过一个按键的控制控制所输入的数据时
4、正对加法运算还是减法运算。2.2.4运算结果显示将当前运算（加法或者减法）结果显示在数码管上。2.2.5运算控制对运算规则进行控制，对当前的运算是加法运算和还是减法运算。三单元模块设计3.1运算控制3.1.1端口定义moduleCOTUROL(clk,key,shezhi);clk为输入的系统时钟信号，key为输入运算法则的显示信号，shezhi为输出的结构标志信号。3.1.2verilog运算控制模块程序moduleCOTUROL(clk,key,shezhi);inputclk;outputshezhi;inputkey;regshezhi_r;always@(key)beginif
5、(key==1)//控制进行加法运算还是减法运算shezhi_r=1;elseshezhi_r=0;endassignshezhi=shezhi_r;endmodule3.1.3运算控制框图图3运算控制框图3.1.4运算控制模块仿真结果图4运算控制仿真图3.2进位指示3.2.1端口定义moduleJINWEI(c_tmp,led,clk,shezhi);clk为输入的系统时钟信号，c_temp为输入的运算结果参数,led为运算结果的进位指示信号，shezhi为运算判断信号的输出端口。3.2.2verilog进位指示模块程序moduleJINWEI(c_tmp,led,clk,shezhi
6、);inputclk;outputled;//进位指示inputshezhi;input[4:0]c_tmp;regled_r;always@(posedgeclk)beginif(shezhi==1)beginif(c_tmp>5'd16)//判断是否有进位led_r=1;elseled_r=0;endendassignled=led_r;endmodule3.2.3进位指示框图图5进位指示框图3.2.4进位指示模块仿真结果图6进位指示仿真图3.3预置数据输入3.3.1端口定义moduleYUZHI(a,b,clk,key1,key2,KEY);clk为输入的系统时钟信号，key1为被
7、加数a或被减速a的数据输入，key2为加数b或减速b的数据输入，KEY为1输入加数，0输入减数，a,b为运算的两个四位二进制数。3.3.2verilog预置数据输入模块程序moduleYUZHI(a,b,clk,key1,key2,KEY);input[3:0]key1;//被加数a或被减速a的输入input[3:0]key2;//加数b或减速b的输入input[1:0]KEY;//1输入加数，0输入减数inputclk;outpu
